Diseño e implementación del algoritmo K-Nearest Neighbors en FPGA para clasificación binaria

Abstract

La era digital contemporánea se caracteriza por un crecimiento exponencial de datos, impulsado por la proliferación de sensores, redes de campo y dispositivos inteligentes interconectados. En los sistemas de adquisición de datos, presentes en prácticamente cualquier proceso que transforma materiales o información, el control es intrínseco y, en muchos casos, se plantea como un problema de clasificación, donde las decisiones deben generarse en tiempo real bajo condiciones de latencia estricta y comportamiento temporal reproducible. Sin embargo, las tecnologías convencionales basadas en CPU presentan limitaciones para satisfacer estas exigencias, lo que motiva la adopción de arquitecturas capaces de operar con mayores tasas de procesamiento y un paralelismo controlado. Entre las alternativas tecnológicas, las FPGA destacan por su capacidad de ejecución paralela y baja latencia, cualidades esenciales en aplicaciones que demandan cómputo intensivo y respuesta inmediata. Estas ventajas resultan especialmente relevantes en el ámbito del aprendizaje automático, donde algoritmos como k-NN, ampliamente utilizados en clasificación y reconocimiento de patrones por su simplicidad y adaptabilidad, requieren cálculos repetitivos de distancias junto con un ordenamiento eficiente de resultados. Dichas operaciones se adaptan de manera natural a la arquitectura reconfigurable de las FPGA, que permiten ejecutarlas con gran rapidez y aprovechar de forma óptima los recursos disponibles, constituyendo así una alternativa viable frente a las limitaciones de las CPU convencionales. Con el objetivo de validar este enfoque, se diseñó un sistema de clasificación binaria de datos enteros bajo un modelo host–device. En este esquema(...).