Implementación de modelos de electrónica de potencia e FPGAS con técnicas de generación de código

Abstract

LA SIMULACIÓN hardware-in-the-loop basada en FPGA es una poderosa herramienta al momento de diseñar y testear prototipos de sistemas de electrónica de potencia. Sin embargo, su adopción se ve disminuida debido a la alta complejidad que conlleva modelar estos sistemas en un lenguaje de programación o e descripción de hardware (HDL). En esta memoria se evalúan múltiples métodos de generación automática de código HDL, en búsqueda de un enfoque tal que el desarrollador solo deba concentrarse en el diseño del sistema mismo, y que genere código suficientemente optimizado. Se realizan múltiples simulaciones para una variedad de sistemas dinámicos distintos, con el fin de validar estos métodos. Al encontrar un toolchain y flujo de trabajo adecuados, el método seleccionado se aplica de forma práctica, implementando un modelo de buck y boost converter en la plataforma BRAIn del AC3E. A nivel de simulación, los sistemas generados cumplen tanto con el comportamiento esperado como con los requisitos de optimización que se buscaban, y se logran integrar exitosamente los modelos en BRAIn a nivel de hardware. El trabajo presentado a lo largo del documento se concreta en la forma de una application note que detalla el proceso de implementación de un circuito de electrónica de potencia en FPGAs para simulación hardware-in-the-loop. FPGA-BASED hardware-in-the-loop simulation offers a powerful tool for designing and prototyping power electronic systems. However, the adoption of this technique is diminished by the high level of complexity that is involved in modelling these systems in a programming or hardware-description language (HDL). In this thesis, multiple HDL code generation methods are evaluated, in search of an approach that will allow developers to focus primarily in the design of the system itself, and that will generate sufficiently optimized code. Several simulations or a variety of dynamic systems are performed, in order to assess these methods. Once a suitable toolchain and workflow is found, the method is applied in a practical scenario, where a buck and a boost converter is to be implemented into the BRAIn platform, developed by the AC3E. At a simulation level, the implemented systems meet both the desired behaviour and optimization requirements, and the models are successfully integrated in BRAIn at the hardware level. The work presented throughout this document takes the form of an application note that details the full process of implementing a power electronic system in FPGAs for hardware-in-the-loop simulation.