Thesis Diseño e implementación de sistemas de cómputo heterogéneo basados en procesador Risc-V y coprocesadores en lógica reconfigurable
| dc.contributor.correferente | Estay Cabrera, Alejandro | |
| dc.contributor.correferente | Vourkas, Ioannis | |
| dc.contributor.department | Departamento de Electrónica | |
| dc.contributor.guia | Carvajal Barrera, Gonzalo Andrés | |
| dc.coverage.spatial | Campus Casa Central Valparaíso | |
| dc.creator | Ramírez Pérez, Vicente | |
| dc.date.accessioned | 2026-10-05T19:08:00Z | |
| dc.date.available | 2026-10-05T19:08:00Z | |
| dc.date.issued | 2026-08-04 | |
| dc.description.abstract | Este trabajo de título presenta el diseño, documentación y validación de un flujo de desarrollo estructurado y reproducible para la creación de sistemas de cómputo heterogéneos sobre plataformas FPGA. La propuesta se centra en la integración del procesador de arquitectura abierta RISC-V, implementado mediante el soft-core MicroBlaze V de AMD, junto a aceleradores y periféricos dedicados en lógica reconfigurable. El desarrollo aborda los desafíos pedagógicos y técnicos asociados a la complejidad de las herramientas de diseño actuales, unificando la configuración de hardware, la programación de firmware bare-metal, la interconexión mediante el bus AMBA AXI y la gestión de memoria utilizando la suite Vivado y Vitis sobre una tarjeta Digilent Nexys A7-100T. La contribución principal se materializa en una secuencia metodológica incremental de ocho guías que abarca desde la construcción del sistema base y la depuración a nivel de software hasta el diseño de periféricos en SystemVerilog y HLS (C/C++), la administración de memoria DDR2 externa, el uso de DMA con AXI-Stream y la verificación en tiempo real mediante analizadores lógicos integrados. El material fue validado mediante pruebas de reproducibilidad e inspección técnica para asegurar su claridad, quedando todo el código fuente y la documentación técnica libremente disponibles en un sitio web y repositorio de código abierto para apoyar la docencia e investigación en ingeniería electrónica. | es |
| dc.description.program | Ingeniería Civil Electrónica | |
| dc.format.extent | 52 páginas | |
| dc.identifier.barcode | 3560900292869 | |
| dc.identifier.uri | https://repositorio.usm.cl/handle/123456789/79390 | |
| dc.language.iso | es | |
| dc.publisher | Universidad Técnica Federico Santa María | |
| dc.rights | Attribution 4.0 International | en |
| dc.rights.uri | http://creativecommons.org/licenses/by/4.0/ | |
| dc.subject | Computación heterogénea | |
| dc.subject | Arquitectura de computadores | |
| dc.subject | Diseño de hardware | |
| dc.subject | Lógica reconfigurable | |
| dc.subject | Sistemas embebidos | |
| dc.subject | Lógica reconfigurable | |
| dc.subject | Desarrollo de firmware | |
| dc.subject.ods | 4 Educación de calidad | |
| dc.subject.ods | 9 Industria, innovación e infraestructura | |
| dc.title | Diseño e implementación de sistemas de cómputo heterogéneo basados en procesador Risc-V y coprocesadores en lógica reconfigurable | |
| dspace.entity.type | Tesis |
