DISEÑO Y EVALUACIÓN DE UN CANCELADOR DE PORTADORAS SATELITALES BASADO EN FPGA APLICANDO TÉCNICAS DE DISEÑO GRÁFICO DE SISTEMAS

Abstract

El principal objetivo de este trabajo es simular, validar e implementar en una FPGA Spartan-6 un innovador algoritmo de cancelación o técnica de superposición de portadoras satelitales para reutilizar espectro radioeléctrico propuesto por el ingeniero Sergio Godoy. Este trabajo es realizado en el contexto de desarrollo del prototipo del equipo Mini-Reducer que permitirá un ahorro de ancho de banda satelital en enlaces de baja capacidad (< 2 Mbps). Usando las herramientas Matlab & Simulink y System Generator se valida e implementa paso a paso, en un ambiente de simulación, las principales etapas del algoritmo de cancelación: se analiza el comportamiento y alcances del filtro adaptivo Least Mean Squares (LMS) frente a diferentes situaciones propias de la cancelación, de manera de determinar de mejor manera los parámetros de diseño tales como el número de TAPS del filtro y la aritmética de punto fijo; se determina los parámetros de diseño del Digital Phase-looked Loop (DPLL) en función de un correcto seguimiento de la frecuencia de corrimiento y se analiza el rango de enganche de éste; se presenta el algoritmo, los criterios de implementación y desempeño del sistema de seguimiento de retardo satelital; finalmente se presenta los alcances y limitaciones del sistema de adquisición. Por último, se presenta el desempeño del prototipo del equipo cancelando en un enlace Single Channel per Carrier (SCPC) en el telepuerto Movistar de la Florida