DISEÑO DE SISTEMAS DIGITALES MEDIANTE LENGUAJE DESCRIPTIVO DEL HARDWARE, VHDL

Thesis
DISEÑO DE SISTEMAS DIGITALES MEDIANTE LENGUAJE DESCRIPTIVO DEL HARDWARE, VHDL

dc.contributor.department	Universidad Técnica Federico Santa María. UTFSM. Casa Central
dc.contributor.guia	SILVA BIJIT, LEOPOLDO
dc.creator	Viteri Vogel, Alejandro
dc.date.accessioned	2024-10-31T04:40:54Z
dc.date.available	2024-10-31T04:40:54Z
dc.date.issued	2000
dc.description	Digitalizada desde la versión papel
dc.description.abstract	plenamente
dc.description.degree	INGENIERO CIVIL ELECTRÓNICO, MENCIÓN COMPUTADORES Y SISTEMAS DIGITALES
dc.format.medium	Papel/Digitalizada
dc.identifier.barcode	35609000767449
dc.identifier.uri	https://repositorio.usm.cl/handle/123456789/62491
dc.language.iso	es
dc.publisher	Universidad Técnica Federico Santa María
dc.rights.accessRights	B - Solamente disponible para consulta en sala (opción por defecto)
dc.source.uri	http://www.usm.cl
dc.subject	SISTEMAS DIGITALES
dc.subject	DISEÑO Y CONSTRUCCION
dc.subject	VHDL (Lenguaje de descripción del hardware de computador)
dc.title	DISEÑO DE SISTEMAS DIGITALES MEDIANTE LENGUAJE DESCRIPTIVO DEL HARDWARE, VHDL
dc.type	Tesis de Pregrado
dspace.entity.type	Tesis
usm.campus.sede	BC

Now showing 1 - 1 of 1