DISEÑO Y SIMULACIÓN DE ARQUITECTURA DE MEMORIA RESISTIVA DE ACCESO ALEATORIO (RERAM) PARA IN-MEMORY COMPUTING

Abstract

Hoy en día existen sistemas computacionales que tienen el objetivo de procesar grandes cantidades de información. Para su construcción utilizan el dispositivo semiconductor llamado transistor como bloque principal, el cual permite implementar operaciones lógicas en un espacio reducido (este alcanza el orden de los nanómetros), sin embargo, también se considera que presenta limitaciones de escalabilidad a medida que se requiere reducir aún más su tamaño para seguir aumentando la capacidad de computo en los sistemas actuales. Por otra parte, en arquitecturas de propósito general el procesador encargado de implementar las instrucciones de computo, no puede acceder a la información requerida lo suficientemente rápido desde la memoria masiva, siendo ralentizado por esta. Una solución emergente a este problema radica en realizar computación dentro de la memoria, eliminando la necesidad de utilizar múltiples ciclos de procesamiento esperando por la llegada de los datos transmitidos desde la memoria al procesador mediante un buses con un ancho de banda limitado. De forma que en este trabajo se propone una arquitectura de sistema computacional que permite sobrellevar estas limitaciones al presentar las bases para eventualmente llevar procesamiento lógico o parte de este a la periferia de la memoria. Para lograr el objetivo principal de la tesis, se utiliza un tipo de dispositivo de conmutación resistiva validado de forma experimental durante este siglo llamado memristor, el cual puede ser utilizado para la construcción de módulos de memoria, ya que este es capaz de cambiar su estado interno en función de una corriente o un voltaje, pudiendo almacenar de esta forma estados lógicos. Si bien, la resistencia del dispositivo descubierto inicialmente varía de forma continua, se han creado otros dispositivos en el que este estado varía entre alta y baja resistencia, cambiando rápidamente entre estos al sobrepasar un umbral de voltaje o corriente. Dado que el sistema propuesto se basa en la realización de lógica binaria, se recurre al segundo tipo, con el cual se ha probado que es posible implementar compuertas lógicas. Cuando se compara con el transistor, se observa que el memristor es capaz de operar con una densidad mayor, al presentar una disipación energética considerablemente menor. Además, dado que el memristor no requiere alimentación para mantener su estado resistivo, permite almacenar información de forma no volátil. A alto nivel, en el contexto de esta Tesis se diseñó una memoria resistiva ReRAM cuyo primer objetivo es cumplir la misma función que las implementaciones actuales basadas en transistores, y luego, se busca realizar computación sin tener que mover la información almacenada en esta hacía otros módulos. Para ello, se estudia el comportamiento del memristor en arreglos bidimensionales, sobre el que se diseñan distintos módulos para acceder y controlar los estados de los dispositivos según un sistema de instrucciones propuesto. El trabajo realizado contempla también la simulación del sistema utilizando el software LTSpice, donde se evalúa la implementación de un algoritmo para computar un sumador de N bits, utilizando 3N memristors y con una latencia igual a 2N + 1 ciclos. Estos resultados se comparan con otros enfoques que también realizan computación resistiva en la memoria, notando que el sistema propuesto presenta mejoras de al menos un 50 % cuando se consideran ambas métricas en su conjunto. Además, se realiza un análisis del comportamiento del sistema frente a la variación en los estados resistivos de los memristors, observando que este funciona correctamente cuando se simula un comportamiento aleatorio con una desviación estándar de hasta un 10 % del valor medio del estado en el que se encuentra el dispositivo.