Estudio de Transiciones Espurias Inerciales y su Contribución a la Potencia Dinámica para el Desarrollo de Técnicas de Estimación de Potencia en Herramientas de Diseño de Circuitos CMOS

Abstract

La potencia es una de las principales métricas a tomar en consideración en el diseño de circuitos CMOS (Complementary Metal Oxide Semiconductor). Debido a esto, es fundamental ser capaz de estimarla de formar precisa en etapas tempranas del diseño. Actualmente, las herramientas EDA (Electronic Design Automation), son capaces de estimar el consumo de potencia estático con bastante precisión, pero presentan mayores dificultades para estimar la potencia dinámica consumida en etapas tempranas del diseño, a nivel de compuertas. Esto se debe principalmente a la existencia de transiciones espurias, o glitches, que no se pueden modelar correctamente con la información disponible en simulaciones lógicas. En este trabajo, se estudia la generación de glitches en múltiples compuertas lógicas de la biblioteca de celdas SAED32 (Synopsys Armenia Educational Department 32nm Generic Library) y la energía que estos consumen, con tal de comprender de mejor manera su comportamiento y proponer mejoras en las técnicas actuales de estimación de potencia frente a la presencia de glitches. Para ello, se realizan simulaciones en SPICE (Simulation Program with Integrated Circuit Emphasis) de estas celdas, con retardos entre sus entradas de tal forma que se generen glitches en la salida de la celda. A partir de estas simulaciones, se obtiene que la energía consumida por un glitch aumenta en conjunto con su ancho, hasta llegar a un ancho de pulso donde se mantiene estable, en un valor igual a la energía consumida por una transición de subida y bajada completas. Los resultados de simulación demuestran que existen múltiples posibilidades de mejora en los métodos de estimación actuales, donde se observa que utilizar un solo umbral de ancho de pulso para el filtrado de glitches y otro para la clasificación de glitches inerciales no es suficiente, ya que el valor ideal de estos varía según la celda y su entorno local. Además, se estudia la forma de la función de relación entre ancho de pulso y energía consumida, donde se obtiene que el escalado que ofrecen herramientas de estimación de la industria, como PrimePower, no es una buena aproximación, y se proponen otras funciones que podrían usarse en su lugar. Finalmente, se propone un método de clasificación y filtrado de glitches inerciales basándose en las mejoras mencionadas, definiendo umbrales de ancho de pulso según el tipo de celda, el patrón de entradas, el tiempo de transición de las señales de entrada y la carga de salida. Estos umbrales se calculan utilizando tablas de búsqueda con valores tales que se clasifica un glitch como inercial cuando su energía es menor al 95% de la de un pulso normal, y se filtra cuando su energía es menor al 10 %. Este método se prueba en 3 circuitos pequeños y se compara con otros métodos propuestos en la literatura, o utilizados comúnmente en la industria, obteniendo mejoras no tan marcadas, pero que demuestran el potencial del método.