Diseño y Simulación de un Controlador de Memoria Orientado a la Tecnología Emergente de Memorias Resistivas (ReRAM)

Abstract

Hoy en día, las arquitecturas de Memorias Resistivas de Acceso Aleatorio (ReRAM) se han posicionado como una de las tecnologías más prometedoras para abordar la creciente demanda de dispositivos de almacenamiento de alta densidad y bajo consumo energético. Estas memorias, formadas por dispositivos de conmutación resistiva (conocido como memristores), ofrecen una alternativa atractiva a las tecnologías de memorias tradicionales, gracias a su capacidad para escalar más allá de los límites del silicio, tener una estructura sencilla, compatibilidad con procesos CMOS actuales, facilitar la realización de circuitos neuromórficos y permitir la implementación de operaciones lógicas en memoria. Sin embargo, a pesar de sus ventajas en términos de velocidad y durabilidad, las memorias basadas en memristores enfrentan desafíos significativos que impiden su adopción generalizada en la industria. Entre sus desventajas se encuentran la variabilidad intrínseca en la fabricación y la falta de uniformidad en los ciclos de escritura. Debido a la variabilidad inherente de estos dispositivos de conmutación resistiva, se ha planteado que algoritmos realimentados de escritura progresiva podrían mejorar el rendimiento de la memoria. Estos algoritmos se basan en lecturas previas y de verificación sobre la memoria para comparar lo que se quiere escribir con lo que ya está almacenado y tomar una decisión basada en si la escritura es exitosa o fallida. En esta tesis se centra en el desarrollo de diferentes módulos digitales que emplean algoritmos realimentados de escritura progresiva, como parte de un controlador de memorias resistivas ReRAM. Se realizan seis diferentes módulos, cada uno con enfoques distintos para ofrecer alternativas según el diseño o las especificaciones deseadas en un sistema digital más amplio. Se comparan diferentes aspectos, como el número de ciclos de escritura, el número de conexiones entre el controlador y la arquitectura de memoria, área, potencia y tiempo. Este trabajo contempla el diseño y sus respectivas descripciones con máquinas de estado finito, así como simulaciones de cada uno de los controladores diseñados. Además, se crean entornos de prueba en FPGA para evaluar los diseños que pueden ser más atractivos para un enfoque industrial. Finalmente, se muestra un análisis detallado de los reportes de síntesis de cada uno de los controladores con diferentes configuraciones en memoria en una herramienta de automatización del diseño (EDA) para usar un Process Design Kit (PDK) específico, como es el de SKY130. Con estos análisis, se logra escoger cuál de los controladores puede tener un mejor uso según las necesidades del diseño en el que se integrará la memoria, para maximizar su rendimiento.