SILVA JIMÉNEZ, CESAR ARMANDOPAVEZ MIQUELES, RONALD SEBASTIÁNPAVEZ MIQUELES, RONALD SEBASTIÁN2024-10-302024-10-302006https://repositorio.usm.cl/handle/123456789/57729[Resumen del autor] El tema principal presentado en esta memoria es el diseño de un modulador el cual será utilizado en el control de un inversor NPC de 3 niveles a través de modulación por eliminación selectiva de armónica. Esta modulación SHE, elimina las armónicas que se desee enviando los valores optimizados de los ánguUlos de conmutación tras resolver un sistema de ecuación no lineal. Este trabajo se enfocara a eliminar 4 armónicas 5?, 7?, 11? Y 13? Y a controlar la fundamental a través de un índice de modulación. El modulador a desarrollar debe operar junto con un DSP TMS3206711 el cuál envía los voltajes de referencia hacia el modulador a través del bus de datos, además, para el modulador a diseñar debe incluir lógica que evite disparos falsos en el lazo cerrado de control. La lógica de decodificación de direcciones y control de escritura se programan en la FPGA, además de incorporar un diseño tal que permita evitar redisparos falsos. Todo esto para utilizar el modulador en aplicaciones de lazo cerrado.CONVERTIDORES ELECTRICOSTesis de Pregrado3560900116997