Implementación en FPGA de control predictivo basado en modelos en un convertidor DC/AC conectado a un filtro LC en DERs.

Abstract

En este trabajo se presenta una implementación en hardware para la etapa de control de una aplicación de electrónica de potencia, la cual consta de una fuente de energía DC, un inversor, un filtro LC y una carga trifásica balanceada. El controlador consiste en un enfoque Continuous Control Set Model Predictive Control, el cual se basa en calcular la actuación óptima de manera online en base a las mediciones de voltaje y corriente de salida, para regular la tensión de salida en magnitud y frecuencia. Debido a que existe una restricción de tiempo real definida por el tiempo de muestreo, se diseña una implementación en Field Programmable Gate Array (FPGA) para obtener una arquitectura determinista y eficiente. Específicamente, se utiliza una simulación de MATLAB/Simulink con el solver quadprog para analizar el desempeño del controlador propuesto al utilizar el solver Alternating Direction Method of Multipliers (ADMM), utilizando un caso de estudio con seis configuraciones, variando la cantidad de iteraciones del solver ADMM. A través del análisis en simulación se determina que el valor de Total Harmonic Distortion para el voltaje de salida es similar utilizando quadprog o ADMM. Al no existir una diferencia relevante entre los voltajes de salida en estado estacionario, se estudia el comportamiento en estado transiente, donde ADMM presenta sobrecorriente, la cual se visualiza al realizar cambio de carga exigiendo el valor nominal de corriente a la fuente de energía. En esta simulación se considera un tiempo de muestreo de 200 μs, imponiendo un requisito de tiempo real para la implementación del controlador. Para este propósito se desarrolla una etapa de diseño de hardware utilizando FPGAs a través de las herramientas Vitis HLS, Vivado y PYNQ, de AMD Xilinx. En este trabajo se utiliza la tarjeta de desarrollo AMD Xilinx ZCU104, la cual es un MultiProcessor System on Chip (MPSoC) que contiene: CPU multicore, FPGA, periféricos, entre otros. Los resultados de la implementación de las seis configuraciones del solver ADMM en FPGA demuestran la capacidad de computar la solución óptima al problema de optimización del controlador, cumpliendo con la restricción temporal de 200 μs. Sin embargo, existe una etapa de transmisión que agrega un overhead, por lo que se crea una implementación del controlador que incluye tanto el procesamiento de mediciones como la resolución del problema de optimización. En esta segunda implementación se logra computar una solución óptima dentro de la restricción de tiempo real para las tres configuraciones de ADMM diseñadas. Adicionalmente se reportan los tiempos de ejecución en CPU para comparar la velocidad de cómputo, logrando una aceleración de 20x para la implementación de ADMM y 33x para la implementación del controlador. El flujo de diseño y los resultados proveen evidencia experimental del potencial de FPGAs para la implementación de esquemas avanzados de control para la operación de inversores con fuentes DC y cargas trifásicas balanceadas.