



Estación de trabajo para control digital de máquinas y convertidores

Maximiliano Gerónimo Trujillo Ponce


Requisito parcial para obtener el título de:
Ingeniero Civil Electricista

Profesor Guía:
Dr.-Ing. Jorge Andrés Juliet Avilés

Profesor Co-Guía:
Dr. Andrés Felipe Mora Castro

Valparaíso, 2024.

Universidad Técnica Federico Santa María
Departamento de Ingeniería Eléctrica
Valparaíso, Chile



Estación de trabajo para control digital de máquinas y convertidores

Maximiliano Gerónimo Trujillo Ponce

2024

Agradecimientos

Quiero expresar mi sincero agradecimiento a todas las personas que han sido parte de este largo viaje académico.

En primer lugar, quiero agradecer a mi profesor guía por su gran dedicación y compromiso. Su motivación, apoyo y vocación fueron los pilares fundamentales para el desarrollo de este trabajo.

También quiero dar las gracias a los demás profesores que me brindaron su consejo y conocimiento.

A mis amigos, les agradezco profundamente por su compañía y apoyo durante todo este proceso. Sus palabras de ánimo fueron de gran importancia durante los momentos de mayor desafío.

Por último, pero no menos importante, quiero expresar mi más sincero agradecimiento a mis seres queridos por estar cerca, por su comprensión y apoyo incondicional.

Muchas gracias a todos ustedes.

Índice de Contenidos

Índice de Contenidos	I
Índice de Figuras	IV
Índice de Tablas	VII
Resumen	1
1. Introducción	2
1.1. Presentación del <i>hardware</i>	3
1.1.1. Launchpad F28379D	3
1.1.2. Interfaz RTS Delfino	4
1.1.3. Convertidor Semikron	6
1.2. Diseño del sistema	11
2. Diseño de circuitos	13
2.1. Requerimientos de diseño	13
2.2. Módulo Adaptador de <i>encoder</i>	14
2.2.1. Esquema electrónico	14
2.2.2. Entradas y salidas	15
2.2.3. Diseño de placa	15
2.3. Módulo Adaptador de señales	16
2.3.1. Entradas y salidas	17
2.3.2. Circuito receptor diferencial	19
2.3.3. Circuito adaptador medición de corriente	19
2.3.4. Diseño de placa	20
2.4. Módulo de interfaz del convertidor	21
2.4.1. Entradas y salidas	22
2.4.1.a. Fuentes de alimentación	22
2.4.1.b. Receptores de fibra óptica	23
2.4.1.c. Mediciones	24
2.4.1.d. Conexión convertidor	24
2.4.1.e. <i>Test points</i>	26
2.4.2. Comunicación de los pulsos	27
2.4.3. Medición del DC Link	28
2.4.3.a. Circuito de freno	29
2.4.3.b. Detección de sobretensión	30
2.4.3.c. Circuito pre-carga y error de baja tensión	31

2.4.4.	Trip de sobretensión	32
2.4.5.	Señales de error	33
2.4.6.	Diseño de placa	35
2.5.	Montaje y organización del banco de pruebas	36
3.	Programación y configuración del Launchpad	39
3.1.	Entorno de programación	39
3.1.1.	<i>CODER</i> de PLECS®	40
3.1.1.a.	<i>General</i>	41
3.1.1.b.	<i>Parameter Inlining</i>	41
3.1.1.c.	<i>Target</i>	42
3.1.1.d.	<i>External mode</i>	44
3.1.2.	Configuración entradas y salidas digitales	45
3.1.3.	Configuración módulo QEP	46
3.1.4.	Configuración del módulo PWM	47
3.1.5.	Configuración módulo ADC	50
3.2.	Configuración de umbrales de la interfaz RTS Delfino	50
3.3.	Inicialización de parámetros fijos	53
4.	Implementación y validación experimental del banco de pruebas desarrollado	54
4.1.	Programación del Launchpad para el control	54
4.1.1.	Modulación	55
4.1.1.a.	El efecto del tiempo muerto	58
4.1.2.	Calculo del ángulo de referencia	59
4.1.3.	Calibración de mediciones	59
4.1.4.	Protecciones por <i>software</i>	60
4.1.5.	Calculo de umbrales de protección por <i>hardware</i>	61
4.1.6.	Medición de velocidad	61
4.2.	Control V/f	62
4.2.1.	Esquema de control	62
4.2.1.a.	Curva V/f	63
4.2.1.b.	Referencia con limitador de pendiente	64
4.2.2.	Seguimiento de referencia	64
4.2.3.	Tensiones y corrientes $\alpha\beta$	66
4.3.	Control de corriente a frecuencia arbitraria	67
4.3.1.	Esquema de control	67
4.3.2.	Parámetros para el control	68
4.3.3.	Programación del controlador PI	70
4.3.4.	Ajuste del controlador	72
4.3.5.	Ensayo de desempeño	74
4.3.6.	Cambio de referencia de frecuencia	77
4.3.7.	Señal de frenado	77
4.3.8.	Tensiones y corrientes $\alpha\beta$	78
4.4.	Maniobras en el plano velocidad-momento	80
4.4.1.	Estimación del momento	80
4.4.2.	Maniobra de arranque	81
4.4.3.	Maniobras con carga	84

4.4.3.a. Carga progresiva y cambio de referencia con carga	84
4.4.3.b. Carga violenta	85
4.4.3.c. Regeneración permanente	89
5. Conclusiones	91
Bibliografía	94
Apéndices	95
A. Calculo de lazos de histéresis para amplificadores operacionales	95
A.1. Comparador inversor con histéresis	95
A.2. Comparador no inversor con histéresis	96
B. Hoja de datos convertidor SEMISTACK	97
C. Hoja de datos LAUNCHXL-F28379D	124
D. Hoja de datos LEM LV 25-P	138

Índice de Figuras

1.1.	Convertidor SEMIKRON SEMISTACK.	7
1.2.	Esquema eléctrico convertidor Semikron.	8
1.3.	Disposición estación de trabajo.	12
2.1.	Circuito módulo adaptador de <i>encoder</i>	15
2.2.	Módulo Adaptador de <i>Encoder</i>	16
2.3.	Esquema general módulo adaptador de señales.	17
2.4.	Circuito adaptador de corriente.	20
2.5.	Módulo Adaptador de Señales.	21
2.6.	Circuito de <i>buffer</i> para pulsos de disparo.	27
2.7.	Circuito de medición del DC Link.	28
2.8.	Lazo de histéresis para el circuito de frenado.	29
2.9.	Circuito de freno por <i>hardware</i>	30
2.10.	Lazo de histéresis para el error de sobretensión.	30
2.11.	Circuito de detección de errores de sobretensión.	31
2.12.	Lazo de histéresis para el error de baja tensión.	31
2.13.	Circuito de detección de errores de baja tensión y pre-carga.	32
2.14.	Circuito de detección de error por sobretensión.	33
2.15.	Circuito de detección de error general.	34
2.16.	Circuito de <i>reset</i> de las señales de error.	35
2.17.	Módulo de interfaz del convertidor.	36
2.18.	Cubierta del módulo de interfaz del convertidor.	37
2.19.	Rack de Procesamiento y Control.	38
2.20.	Fotografía de la estación de trabajo.	38
3.1.	Entorno de programación de PLECS.	40
3.2.	Opciones del <i>CODER</i>	40
3.3.	Configuración <i>general</i> del CODER.	41
3.4.	Configuración parámetros en línea del CODER.	42
3.5.	Configuración objetivo del CODER.	43
3.6.	Configuración de comunicación del modo externo de Launchpad.	43
3.7.	Configuración modo externo de PLECS®.	45
3.8.	Configuración entrada y salida digital para señales de <i>trip</i> y <i>enable</i>	46
3.9.	Señal de <i>encoder</i> [1].	46
3.10.	Configuración módulo QEP.	47
3.11.	Configuración principal módulo PWM.	48
3.12.	Configuración salida módulo PWM.	48
3.13.	PWM y esquema de <i>trigger</i> [2].	49
3.14.	Configuración eventos módulo PWM.	49

3.15.	Configuración módulo ADC.	50
3.16.	Umbrales de protección.	51
3.17.	Data Frame protocolo I2C [3].	52
3.18.	Cadena de bits para configurar en 3 V el potenciómetro del canal A3.	52
3.19.	Configuración umbrales de protección interfaz RTS Delfino.	53
4.1.	Esquema simplificado de un inversor trifásico de dos niveles.(Figura adaptada de [4]).	55
4.2.	Fasores espaciales generados a partir de las combinaciones de los semiconductores del inversor.	56
4.3.	Esquema método de suboscilación.(Figura adaptada de [4]).	56
4.4.	Generación de referencias en base PWM con el método de suboscilación modificado por el método <i>Min-Max</i>	57
4.5.	Señales de referencia para el PWM con método <i>Min-Max</i> con un índice de modulación de 1.	58
4.6.	Efecto del tiempo muerto en la trayectoria del fasor espacial de tensión. (Figura adaptada de [4])	58
4.7.	Generación del ángulo de referencia.	59
4.8.	Ángulo de referencia para una frecuencia de 50 Hz.	59
4.9.	Esquema de calibración de mediciones.	60
4.10.	Programación de errores por <i>software</i>	61
4.11.	Lectura del módulo QEP.	62
4.12.	Esquema de control V/f	62
4.13.	Esquema de control implementado.	63
4.14.	Tensión del estator en función de la frecuencia para flujo constante [5].	63
4.15.	Aproximación de curva V/f utilizada.	64
4.16.	Cambio de referencia de frecuencia de 0 a 1 pu con limitador de rampa de 0,3 pu/s.	65
4.17.	Cambio de referencia de frecuencia de 0 a 0,2 pu y de 0,2 pu a $-0,2$ pu con limitador de rampa de 0,3 pu/s.	65
4.18.	Cambio de referencia de frecuencia de 1 pu a 1,4 pu con limitador de rampa de 0,3 pu/s.	65
4.19.	Trayectoria fasores espaciales de tensión y corriente con $\omega_{sref} = 0,1$ pu.	66
4.20.	Trayectoria fasores espaciales de tensión y corriente con $\omega_{sref} = 0,25$ pu.	66
4.21.	Trayectoria fasores espaciales de tensión y corriente con $\omega_{sref} = 0,9$ pu.	66
4.22.	Trayectoria fasores espaciales de tensión y corriente con $\omega_{sref} = 1,3$ pu.	67
4.23.	Esquema de control de corriente con velocidad arbitraria.	67
4.24.	Esquema de control de corriente implementado.	68
4.25.	Diagrama de bloques simplificado de la máquina asincrónica.	69
4.26.	Ensayo teórico para determinar σl_s	69
4.27.	Ensayo para determinar σl_s	70
4.28.	Esquema de control con antienrollamiento y prealimentación [6].	71
4.29.	Programación de controlador PI con esquema antienrollamiento y prealimentación.	71
4.30.	Lazo de control con parámetros configurables.	73
4.31.	Bloque generador de tren de pulsos.	73
4.32.	Ensayo de ajuste del controlador.	74
4.33.	Desempeño del control con $\omega_s = 0$	74

4.34.	Desempeño del control con $\omega_s = 0,1$ pu.	75
4.35.	Desempeño del control con $\omega_s = 0,4$ pu.	75
4.36.	Desempeño del control con $\omega_s = 0,6$ pu.	76
4.37.	Desempeño del control con $\omega_s = 0,9$ pu.	76
4.38.	Cambio de referencia de frecuencia con control de corriente.	77
4.39.	Funcionamiento del freno.	78
4.40.	Trayectoria fasores espaciales de tensión y corriente con $\omega_{s_{ref}} = 0,1$ pu, $i_{d_{ref}} = 0,35$ pu e $i_{q_{ref}} = 0$	79
4.41.	Trayectoria fasores espaciales de tensión y corriente con $\omega_{s_{ref}} = 0,4$ pu, $i_{d_{ref}} = 0,35$ pu e $i_{q_{ref}} = 0$	79
4.42.	Trayectoria fasores espaciales de tensión y corriente con $\omega_{s_{ref}} = 0,7$ pu, $i_{d_{ref}} = 0,35$ pu e $i_{q_{ref}} = 0$	79
4.43.	Trayectoria fasores espaciales de tensión y corriente con $\omega_{s_{ref}} = 1,5$ pu, $i_{d_{ref}} = 0,2$ pu e $i_{q_{ref}} = 0$	80
4.44.	Cambio de referencia de velocidad de 0 a 1 pu con diferentes limitadores de pendiente.	82
4.45.	Corriente de arranque con limitador de pendiente de 0,2 pu/s.	83
4.46.	Corriente de arranque con limitador de pendiente de 0,3 pu/s.	83
4.47.	Aplicación de carga progresiva y cambio de referencia de frecuencia con limitador de pendiente de 0,3 pu/s.	85
4.48.	Aplicación de carga abrupta con $\omega_s = 0,9$ pu.	86
4.49.	Liberación de carga abrupta con $\omega_s = 0,9$ pu.	87
4.50.	Trayectoria del punto de operación durante la aplicación y liberación de carga.	88
4.51.	Trayectoria hasta el punto de regeneración permanente.	89
4.52.	Regeneración permanente.	90
A.1.	Comparador inversor con histéresis.	95
A.2.	Lazo de histéresis de tipo inversor.	95
A.3.	Comparador no inversor con histéresis.	96
A.4.	Lazo de histéresis de tipo no inversor.	96

Índice de Tablas

1.1.	Conexión canales ADC RJ-45.	5
1.2.	Conexión canales ePWM FO.	6
1.3.	Conexión módulos adicionales.	6
1.4.	Datos nominales convertidor.	8
1.5.	Conector CN1.	9
1.6.	Conector CN2.	9
1.7.	Conector CN3.	10
1.8.	Conector CN4.	10
1.9.	Conector K1.	11
2.1.	Conectores módulo adaptador de <i>encoder</i>	15
2.2.	Fuentes de alimentación del módulo adaptador de señales.	17
2.3.	Conector J3: Salida alimentación módulo de interfaz del convertidor.	18
2.4.	Conectores RJ1 y RJ2	19
2.5.	Canales de digitalization de mediciones.	21
2.6.	Conector J1: Entrada fuentes de alimentación.	23
2.7.	Conector J3: Fuente de alimentación ventiladores y circuito de pre-carga.	23
2.8.	Receptores de fibra óptica.	24
2.9.	Conector RJ1: Salida mediciones.	24
2.10.	Conectores J18 y J21.	25
2.11.	Conector J20: Trip de sobrettemperatura.	25
2.12.	Conector J19: Conexión a K1 convertidor.	25
2.13.	Conector J55: Conexión al DC Link.	26
2.14.	Conector J2: Conexión a CN3 convertidor.	26
2.15.	<i>Test Points</i>	27
2.16.	Descripción de indicadores y pulsadores.	37
3.1.	GPIO disponibles para asignación de señales módulo QEP.	47
3.2.	Direcciones de los potenciómetros para umbrales de protección.	51
4.1.	Datos de placa máquina.	55
4.2.	Definición de valores base.	55
4.3.	Resumen de parámetros.	70

Resumen

El presente trabajo trata sobre el diseño e implementación de una estación de trabajo para el control digital de máquinas y convertidores utilizando una plataforma de procesamiento digital de señales y un convertidor basado en IGBT que solo incluye la etapa de potencia, acceso a los circuitos de disparo y a algunas mediciones.

En concreto se utiliza el Launchpad LAUNCHXL-F28379D fabricado por Texas Instruments como DSP y el convertidor trifásico SEMISTACK SKS 22F B6U+B6CI+E1CIF 13 V12, fabricado por SEMIKRON. Además se cuenta con una interfaz fabricada para el Launchpad, que cuenta con protecciones a nivel de *hardware* y canales de fibra óptica para transmitir los pulsos de disparo.

En el presente documento se describe el diseño del *hardware* faltante para la comunicación y compatibilidad de los dispositivos antes mencionados y algunos periféricos extra que son utilizados en el ámbito de los accionamientos eléctricos. También se describe el proceso de configuración y programación del Launchpad en PLECS® con el objetivo final de implementar algunos esquemas de control que permitan poner a prueba la estación de trabajo y sus periféricos utilizando el modo externo que ofrece este ambiente de programación para monitorear y generar referencias.

Capítulo 1

Introducción

Para el control de una máquina eléctrica es habitual utilizar un convertidor de frecuencia con una etapa rectificadora conectada a la red y una inversora conectada a los bornes de la máquina. En la etapa inversora se utilizan semiconductores (por ejemplo, IGBT) cuyos pulsos de disparo son determinados vía técnicas de modulación por ancho de pulso (PWM), controlándose estos pulsos de disparo digitalmente, implicando una operación en tiempo discreto.

Los procesadores de señales digitales (DSP) por definición funcionan en tiempo discreto y tienen una gran capacidad para realizar cálculos numéricos, digitalizar y procesar señales en tiempo real. Esta característica hace que los DSP posean una gran flexibilidad para el desarrollo de aplicaciones de control digital en accionamientos eléctricos, utilizando algoritmos en tiempo discreto, que permiten resolver en tiempo real las ecuaciones diferenciales del sistema, procesar señales y aplicar algoritmos más o menos complejos de cálculo de actuaciones. De este modo, determinan y envían las órdenes de actuación necesarias en forma de pulsos de disparo al convertidor que se encuentra conectado, empleando técnicas de modulación por ancho de pulso. Además, las plataformas modernas ofrecen entornos de programación versátiles con interfaz directa para su programación desde un ordenador, lo que es ideal en un ambiente de docencia.

En El Laboratorio de Máquinas Eléctricas y Laboratorio de Accionamientos Eléctricos existe una estación de trabajo digital implementada hace 18 años y es posible modernizarla mediante una plataforma con procesamiento digital de señales Launchpad LAUNCHXL-F28379D fabricada por Texas Instruments. Así mismo, se dispone de un convertidor basado en IGBT fabricado por Semikron, el cual solo incluye la etapa de potencia, acceso a señales de disparo y mediciones, pero no contiene la etapa de control, por lo que puede ser controlado digitalmente por la plataforma DSP a través de una tarjeta de interfaz que comunique ambos dispositivos.

El objetivo de esta memoria es habilitar una estación de trabajo para control digital de máquinas y convertidores en los Laboratorios de Máquinas y Accionamientos Eléctricos a través de una plataforma de control con DSP y periféricos para accionamientos eléctricos, realizando la adaptación de señales, poniendo en marcha el convertidor de frecuencia disponible en el laboratorio y, finalmente, poniendo a prueba el sistema con algoritmos

de control digital simples para una máquina asincrónica, que consisten en control de velocidad en lazo abierto y control de corriente en coordenadas sincrónicas. Cabe destacar que, concluido el proceso de memoria, esta estación quedará disponible para las futuras experiencias y actividades que realicen los estudiantes del Departamento de Ingeniería Eléctrica.

1.1. Presentación del hardware

Los elementos de *hardware* utilizados en este trabajo se clasifican en dos etapas: control y potencia. La etapa de potencia está constituida por el convertidor basado en IGBT, fabricado por Semikron y descrito en la sección 1.1.3. La etapa de control con su núcleo en el Launchpad F28379D, descrito en la sección 1.1.1 y todos los periféricos necesarios para adaptar las señales y comunicar el Launchpad con el convertidor. Entre ellos se encuentra la interfaz Delfino, descrita en la sección 1.1.2 la cual tiene la función principal de proteger las entradas digitales del Launchpad y transmitir via fibra óptica los pulsos de disparos para los semiconductores del convertidor. Adicionalmente, se incorporan tres módulos para lograr la comunicación y compatibilidad entre estos dispositivos: El módulo adaptador de *encoder*, cuyo objetivo es conectar de forma segura un *encoder* con el Launchpad; el módulo adaptador de mediciones, que procesa y ajusta el rango de las mediciones para la interfaz Delfino; y el módulo de comunicación para los pulsos, responsable de adaptar el medio de transmisión de los pulsos de disparo de fibra óptica al rango de tensión del convertidor. El diseño detallado de estos módulos se presenta en el Capítulo 2.

1.1.1. Launchpad F28379D

El Launchpad C2000 LAUNCHXL-F28379D es una herramienta de desarrollo completa, de bajo costo, para aplicaciones de control de motores, inversores y convertidores de potencia, desarrollada por Texas Instrument. En el anexo C se encuentra la hoja de datos del Launchpad, donde se muestran los principales periféricos y su disposición física en la tarjeta. En [1] y [7] se puede encontrar en mayor detalle todos los módulos, configuraciones e instrucciones necesarias para su configuración. Las principales características se muestran en la siguiente lista:

1. Microprocesador TMS320F28379D de doble núcleo, 200 MHz.
2. Memoria flash de 1 MB (512 kB por núcleo).
3. Memoria RAM de 204 kB (102 kB por núcleo).
4. USB 2.0.
5. Módulos de comunicación I2C, UART, SPI y CAN.
6. 24 canales para señales analógicas con conversión análogo digital (Analog-to-Digital Converter, ADC) de 12 o 16 bits de resolución, para recepción simple o diferencial, respectivamente.
7. 24 módulos PWM con doble canal.

8. Dos interfaces para lectura de pulsos de *encoder* en cuadratura (Quadrature Encoder Pulse, QEP).
9. Seis módulos configurables para propósitos generales (General-Purpose Input/Output, GPIO).
10. Acelerador de ley de control (Control Law Accelerator, CLA), procesador matemático independiente de 32 bits en punto flotante, que permite leer muestras del ADC de forma muy rápida, especial para lazos de control de alta velocidad.

Los módulos PWM, los módulos de comunicación, los GPIO y los canales ADC trabajan con tensiones de referencia de 3,3 V, mientras que el módulo QEP trabaja con una tensión de 5 V. El Launchpad también cuenta con manejo de interrupciones generadas por periféricos, con lo que es capaz de responder rápidamente a eventos externos.

El Launchpad pertenece a la familia de controladores C2000[®]. Esto significa que está diseñado para ser configurado a través del entorno de desarrollo integrado Code Composer Studio[®] (CCS), el que ofrece un conjunto de herramientas para el desarrollo y depuración de aplicaciones, entre las que destaca un compilador optimizado de lenguaje C/C++. Sin embargo, existen alternativas que ofrecen integración de las librerías de C2000[®] en sus entornos de programación, como MATLAB Simulink[®] y PLECS[®].

Esta integración simplifica enormemente las tareas de programación y desarrollo de aplicaciones, al ofrecer un entorno visual para simular y evaluar el rendimiento de los algoritmos de control. Además, a través del puerto USB, las aplicaciones pueden generar y compilar los códigos necesarios para cargar los algoritmos en el Launchpad. Incluso existe el modo de monitoreo en tiempo real, que permite enviar señales de referencia y supervisar cálculos durante el funcionamiento del Launchpad.

En el caso de MATLAB Simulink[®], se pueden diseñar y simular modelos matemáticos detallados. La incorporación con C2000[®] facilita una configuración específica de una gran variedad de periféricos. Por otro lado, PLECS[®] permite construir modelos específicos en el ámbito de la electrónica de potencia y las máquinas eléctricas. Aunque su integración con C2000[®] no permite una configuración tan detallada ni de tantos periféricos como en el caso de Simulink, los elementos disponibles en PLECS[®] son más que suficientes para la mayoría de aplicaciones en accionamientos eléctricos y su fácil configuración no añade complejidades adicionales en el desarrollo, a diferencia de su contraparte. Teniendo en cuenta lo anterior, resulta atractivo desde el punto de vista de este trabajo el entorno de PLECS[®], ya que permite configurar de forma sencilla los periféricos necesarios para el control y al mismo tiempo modelar el resto de la estación de trabajo (convertidor, máquina eléctrica, *encoder*, mediciones, lógica de protecciones) y simular el funcionamiento del algoritmo de control.

















1.1.2. Interfaz RTS Delfino

La interfaz RST Delfino es una plataforma diseñada por el Departamento de Ingeniería Eléctrica de la USACH, específicamente para trabajar con el Launchpad F28379D. Entre sus principales características se encuentran los módulos de recepción de señales analógicas y los módulos de transformación de tensión a fibra óptica para los módulos PWM del

Launchpad. Además la interfaz cuenta con una señal de habilitación (*enable*) que se envía a un puerto de fibra óptica para ser recibida por otros periféricos y una señal de disparo (*trip*) activable por *hardware*, que puede desactivar la señal de *enable*.

Los módulos de señales analógicas tienen dos funciones principales: adaptar las señales analógicas al rango de tensiones del Launchpad según la ecuación (1.1) y activar la señal de *trip* si una de estas señales sobrepasa el valor de un umbral configurable a través del puerto I2C [8] del Launchpad. La interfaz tiene conexiones para los 16 conversores analógico-digitales (ADC) del Launchpad, cada uno de ellos con su propio umbral independiente y están agrupados en cuatro grupos que dan a cuatro conectores RJ-45. La disposición¹ de los canales se muestra a continuación en la Tabla 1.1:

Tabla 1.1: Conexión canales ADC RJ-45.

Grupo	Par RJ-45	Módulo ADC	Pin Launchpad
1		14	23
		C3	24
		B3	25
		A3	26
2		C2	27
		B2	28
		A2	29
		A0	30
3		15	63
		C5	64
		B5	65
		A5	66
4		C4	67
		B4	68
		A4	69
		A1	70

La siguiente expresión se usa para determinar la relación que existe entre la entrada analógica de la interfaz Delfino y el canal ADC del Launchpad:

$$S_{ADCx}^{in} = 1,5 - S_{Ix}^{in}, \quad (1.1)$$

donde S_{ADCx}^{in} es la señal que llega al x-ésimo módulo ADC del Launchpad en un rango de tensión de 0 a 3 V, mientras que S_{Ix}^{in} es la señal que llega al puerto x de la interfaz Delfino en un rango de tensión de $-1,5$ V a $1,5$ V.

Los módulos de transformación a fibra óptica están conectados a los módulos PWM del 0 al 6 del Launchpad, cada módulo tiene dos canales (A y B) y su conexión con el

¹Los de color homogéneo están conectados a la tierra común del Launchpad.

Launchpad se detalla a continuación en la Tabla 1.2. Cada módulo cuenta con dos LEDs, para indicar que los canales están transmitiendo los pulsos a través de la fibra óptica.

Tabla 1.2: Conexión canales ePWM FO.

FO_Tx	ePWMx	PIN Launchpad
1	ePWM1_A	40
2	ePWM1_B	39
3	ePWM2_A	38
4	ePWM2_B	37
5	ePWM3_A	36
6	ePWM3_B	35
7	ePWM4_A	80
8	ePWM4_B	79
9	ePWM5_A	78
10	ePWM5_B	77
11	ePWM6_A	76
12	ePWM6_B	75
13	ePWM10_A	3
14	ePWM10_B	4

De forma adicional la interfaz interactúa con el Launchpad a través de algunos GPIO del Launchpad. Esta configuración se detalla en la Tabla 1.3:

Tabla 1.3: Conexión módulos adicionales.

Pin Launchpad	Módulo	Nombre	Descripción
48	GPIO 52 (out)	<i>Software Enable</i>	Recibe una señal del Launchpad que habilita el <i>enable</i> de la interfaz.
45	GPIO 97 (in)	<i>Trip</i>	Envía al Launchpad una señal de <i>trip</i> si se supera un umbral de medición.
9	GPIO 104 (out)	SCL_A	Clock para la transmisión I2C.
10	GPIO 105 (out)	SDA_A	Entrada de datos para la configuración de los potenciómetros que fijan los niveles de umbral en los canales de medición vía I2C.

1.1.3. Convertidor Semikron

El convertidor trifásico SEMISTACK SKS 22F B6U+B6CI+E1CIF 13 V12, fabricado por SEMIKRON (ver Figura 1.1) constituye la etapa de potencia de la estación de trabajo.

En el anexo B se especifican los detalles de este equipo y sus principales componentes. El convertidor está diseñado para ser controlado de forma externa mediante señales de control para los pulsos de disparo, circuito de freno y circuito de pre-carga. También está diseñado para entregar señales de error, tales como sobretensión y errores en las fases del inversor e IGBT de frenado (monitoreo de tensión colector-emisor, realizado por los circuitos de disparo). El convertidor SEMIKRON también cuenta con acceso a los terminales del enlace de corriente continua (DC Link) y dos transductores de efecto Hall, para la medición de corriente en las fases U y V. A continuación se presenta un listado con los principales módulos del convertidor, para tener en cuenta para el diseño de la estación de trabajo:

- Rectificador de puente de diodos trifásico.
- Banco de capacitores.
- Circuito de pre-carga con resistor de pre-carga y relé de cortocircuito.
- Circuito de frenado con IGBT y diodo serie.
- Disipador de calor con ventilación forzada e interruptor térmico, para generar señal de error por sobretensión.
- Transductores de corriente de efecto Hall, marca LEM, modelo LAH 25-NP, para medición de corriente de las fases U y V.
- Tres módulos de conmutación forzada basados en IGBT, cada uno con dos semiconductores para cada fase.
- Tres circuitos de disparo SEMIDRIVER[®] SKHI 20 opA para los módulos de conmutación forzada con configuración de tiempos muertos por *hardware*.
- Un circuito de disparo SEMIDRIVER SKHI 10 opA para la conmutación forzada del circuito de frenado.




Figura 1.1: Convertidor SEMIKRON SEMISTACK.

A continuación en la Figura 1.2 se muestra el esquema eléctrico de la etapa de potencia del convertidor:




Figura 1.2: Esquema eléctrico convertidor Semikron.

Los datos nominales principales del convertidor y sus condiciones de operación, que se deben considerar para su correcto funcionamiento, se presentan en la Tabla 1.4. Otros datos puedes ser consultados en el Anexo B.

Tabla 1.4: Datos nominales convertidor.

Símbolo	Condición	Valor
V_{net} max	Tensión máxima de la red (línea-línea)	380 V
I_{rms} max	Sin sobrecarga; $f_{sw} = 10$ kHz	22 A
$T_{amb} = 35$ °C	Sobrecarga del 150 %, por 60 s cada 10 min	27 A
	Sobrecarga del 200 %, por 10 s cada 10 min	30 A
f_{sw} max	Frecuencia de conmutación máxima	15 kHz
C_{eqvl}	Capacitancia equivalente banco de capacitores	1360 μ F / 800 V
$R_{pre-carga}$	Resistencia equivalente del circuito de pre-carga	250 Ω
$T_{ds\%}$	Tiempo de descarga del banco de capacitores	240 s
V_{DC} max	Máxima tensión DC aplicable al banco de capacitores	750 V
T_{amb}	Rango de temperatura ambiente admisible para operación continua	-20... + 55 °C
Ventilación	Fuente de alimentación continua para ventiladores	24 V
	Consumo de corriente por ventilador	0,11 A
Pérdidas	con P_{max} y $T_{amb} = 35$ °C	300 W
	Eficiencia	97 %

Los conectores CN1² y CN2 del equipo tienen las entradas y salidas asociadas a los circuitos de disparo de los IGBT de las fases U, V y W y del circuito de frenado. Estos

²En el Anexo B hay un error en la asignación de los terminales 5 y 6 del conector CN1 con respecto a lo presentado en la Tabla 1.5.

circuitos de disparo corresponden a los módulos SEMIDRIVERS SEMIKRON, los cuales son los encargados de recibir los pulsos de disparo para los semiconductores de cada una de las piernas del inversor y evitar cortocircuitos en las mismas, mediante el monitoreo de las señales de disparo y la aplicación de un tiempo muerto configurado por *hardware* de $3 \mu s$. Los terminales de estos canales se detallan a continuación en las Tablas 1.5 y 1.6, respectivamente:

Tabla 1.5: Conector CN1.

Pin	Símbolo	Descripción	Valor [V]
1	TOP W	Entrada señal de disparo superior fase W	0/15
2	ER W	Salida error fase W	0/15
3	BOT W	Entrada señal de disparo inferior fase W	0/15
4	GND	Tierra	0
5	Vin	Entrada señal de freno	0/15
6	ER Vin	Salida error circuito de freno	0/15
7	+Vs	Fuente alimentación	15
8	+Vs	Fuente alimentación	15
9	GND	Tierra	0
10	GND	Tierra	0

Tabla 1.6: Conector CN2.

Pin	Símbolo	Descripción	Valor [V]
1	TOP U	Entrada señal de disparo superior fase U	0/15
2	ER U	Salida error fase U	0/15
3	BOT U	Entrada señal de disparo inferior fase U	0/15
4	GND	Tierra	0
5	TOP V	Entrada señal de disparo superior fase V	0/15
6	ER V	Salida error fase V	0/15
7	BOT V	Entrada señal de disparo inferior fase V	0/15
8	GND	Tierra	0
9	+Vs	Fuente alimentación	15
10	+Vs	Fuente alimentación	15
11	GND	Tierra	0
12	GND	Tierra	0
13		NC	
14		NC	

El conector CN3 se utiliza para alimentar y acceder a la señal de los transductores de

efecto Hall para la medición de corriente. Los transductores incluidos en el convertidor SEMIKRON tienen una corriente nominal de 25 A y una relación de transformación de 1 : 1000. La conexión de los terminales del conector CN3 se presenta en la Tabla 1.7:

Tabla 1.7: Conector CN3.

Pin	Símbolo	Descripción	Valor [V]
1	+15V	Fuente alimentación positiva	15
2	-15 V	Fuente alimentación negativa	-15
3	GND	Tierra	0
4	HALL U	Salida sensor de corriente fase U	
5	HALL V	Salida sensor de corriente fase V	
6		NC	
7	GND	Tierra	0
8	+15V	Fuente alimentación positiva	15
9	-15 V	Fuente alimentación negativa	-15
10		NC	

El conector CN4 está reservado para los circuitos de potencia, tales como la conexión de la red, salida del inversor, resistencia de frenado y enlace de corriente continua³ (ver Tabla 1.8):

Tabla 1.8: Conector CN4.

Pin	Símbolo	Descripción	Valor [V]
1	R	Entrada fase R	220
2	S	Entrada fase S	220
3	T	Entrada fase T	220
4		NC	
5		NC	
6		NC	
7	U	Salida fase U del inversor	220
8	V	Salida fase V del inversor	220
9	W	Salida fase W del inversor	220
10	DC(-)	Referencia negativa DC Link	
11	BRK(-)	Entrada negativa R_{freno}	
12	DC(+)/BRK(+)	Referencia positiva DC Link y entrada R_{freno}	

Desde el conector K1 se alimentan los ventiladores del inversor y el relé del circuito

³En el esquema eléctrico presentado en el Anexo B, hay un error con respecto a la disposición del circuito de frenado que cambia la conexión de los terminales 10, 11 y 12 a lo que se muestra en la Tabla 1.8.

de pre-carga. Es importante señalar que ambos elementos se accionan simultáneamente. Es decir, cuando se está cargando el banco de capacitores del DC Link (relé abierto) los ventiladores están apagados y estos se encienden al mismo tiempo que se cortocircuita la resistencia de pre-carga (relé cerrado). A continuación en la Tabla 1.9 se presenta la disposición de terminales del conector K1:

Tabla 1.9: Conector K1.

Pin	Símbolo	Descripción	Valor [V]
1		NC	
2	CIS/FAN	Entrada señal relé de pre-carga y alimentación de ventiladores	0/24
3	GND	Tierra	0
4		NC	

De forma adicional, en la parte superior del convertidor se encuentran los terminales para conectarse al interruptor térmico, el cual funciona normalmente cerrado y se abre al alcanzar una temperatura de 71 °C.

1.2. Diseño del sistema

Teniendo en cuenta los elementos presentados en la Sección 1.1 y sus características, se fijan los siguientes criterios para el sistema:

- El convertidor SEMIKRON recibe los pulsos PWM en señales de tensión de 0 a 15V, mientras que la interfaz RTS Delfino transmite los pulsos mediante fibra óptica, por lo que es necesario un periférico que transforme las señales de forma adecuada.
- Es necesario procesar las señales de error generadas por el convertidor antes de llevarlas al Launchpad, para adaptar los rangos de tensión y ejecutar algunas acciones sobre los circuitos de pre-carga y frenado. Además, se deben generar algunas señales de error a partir de las mediciones, para evitar condiciones de operación indeseadas.
- La interfaz RTS Delfino es incompatible con la interrupción por periféricos del Launchpad, por lo que es imprescindible un circuito que se active por *hardware*, que sea capaz de interrumpir la transmisión de las señales PWM. Esta interrupción debe interactuar con las señales de habilitación por *software* y *hardware*, generando una señal de error general con enclavamiento, que obligue a restablecer ambas señales de habilitación de forma independiente y en orden, de tal manera que la habilitación por *hardware* solo será posible una vez que se habilite el *software*. Por último, es necesario que dicho circuito sea capaz de identificar la fuente del error, permitiendo así una rápida lectura y diagnóstico por parte del usuario.
- Se necesita un módulo para medir la tensión del DC-Link y también un circuito para adaptar los rangos de tensión de la medición al de la tarjeta interfaz.
- Se requiere un módulo analógico para la adaptación de las mediciones de corrientes desde los transductores del convertidor a los rangos de operación de la interfaz Delfino.

- La interfaz RTS Delfino no incorpora el lector de *encoder* del Launchpad, por lo que se necesita un módulo específico para esta tarea, conectado directamente al Launchpad.

A continuación en la Figura 1.3 se presenta conexión del Launchpad, la interfaz Delfino, el convertidor, una máquina con *encoder* y los periféricos adicionales necesarios para la comunicación de estos:




Figura 1.3: Disposición estación de trabajo.

Las señales generadas por el *encoder* son dirigidas al módulo adaptador de *encoder*, una tarjeta diseñada para proporcionar la fuente de alimentación necesaria y permitir el funcionamiento del *encoder* en un circuito aislado electrónicamente, para luego transmitir los datos al módulo QEP del Launchpad. Por otro lado, en el módulo de interfaz del convertidor, ubicado cerca del convertidor, se incorpora un *buffer* en la transmisión de las señales PWM. Este *buffer* tiene la función de desactivar la transmisión en caso de que detecte algún error en la interfaz Delfino, en el convertidor o si la señal de Enable del Launchpad es desactivada. Además, en este módulo se procesan las señales de error y las mediciones. Estas últimas se transmiten de manera diferencial al módulo adaptador de señales, una tarjeta más cerca de la interfaz Delfino, donde se adaptan para su correcta recepción en los canales analógicos de esta.

Capítulo 2

Diseño de circuitos

En este capítulo se aborda el diseño electrónico de los módulos necesarios para establecer la correcta comunicación entre el convertidor Semikron, la interfaz RTS Delfino y el Launchpad.

2.1. Requerimientos de diseño

Como se describió al final de la Sección 1, es necesario elaborar tres módulos para comunicar el Launchpad y la Interfaz RTS Delfino con el convertidor Semikron y un *encoder*. En estos tres módulos existe la necesidad de mantener aislación electrónica entre la tierra del Launchpad y de los circuitos que están conectados a la etapa de potencia de la estación de trabajo.

Los pulsos de disparo del convertidor y las señales del *encoder* deben pasar por sendos opto-acopladores ubicados convenientemente cerca de los dispositivos de destino. En el caso del *encoder* resulta conveniente que los opto-acopladores estén ubicados lo más cerca posible de la entrada del módulo QEP del Launchpad, mientras que los opto-acopladores para las señales de los pulsos de disparo deben estar lo mas cerca posible de las entradas del convertidor.

Por otro lado, es bien sabido que la operación de convertidores eléctricos suele ser una gran fuente de interferencia, debido a la conmutación forzada de los semiconductores a altas frecuencias. Por esta razón, aprovechando que la interfaz RTS Delfino cuenta con módulos de transmisión por fibra óptica para dichas señales, es que se opta por alejar la interfaz RTS Delfino y el Launchpad del convertidor.

Las mediciones, que son realizadas por transductores en la proximidad del convertidor, deben ser capaces de llegar hasta la interfaz RTS Delfino sin sufrir distorsión en el camino. Para lograr dicho objetivo, la medición de tensión del DC-Link debe ser transmitida en forma diferencial y las mediciones de corrientes deben ser transmitidas en forma de corriente hasta un punto cercano a la interfaz RTS Delfino, donde deben ser adaptadas para su compatibilidad con los canales analógicos de esta.

Además, aprovechando las mediciones realizadas cerca del convertidor, es posible desa-

rollar protecciones por *hardware* que controlen el paso de los pulsos de disparo hacia el convertidor. También es necesario incorporar una habilitación/deshabilitación manual en este punto, que sirva para evitar arranques imprevistos y como parada de emergencia del sistema.

En cuanto a la alimentación de los diferentes periféricos, se contemplan al menos tres fuentes dedicadas solo a alimentar los dispositivos conectados a la etapa de potencia. Para los pulsos de disparo del convertidor y para el relé de pre-carga se necesita de una fuente de alimentación de +15 V y +24 V respectivamente, de ahora en adelante llamadas fuentes digitales, conectadas por una tierra digital en la zona de tensión digital. Para la electrónica dedicada al procesamiento de señales, *buffer* y control de errores se necesitan fuentes de ± 15 V, +5 V y +3,3 V, desde ahora en adelante llamadas fuentes analógicas, conectadas a la zona de tensión analógica por la misma tierra analógica común, aislada de la tierra digital (esta tierra analógica común es compartida también con la interfaz RTS Delfino, el Launchpad y el computador conectado a este último). Por último, para la alimentación del *encoder* es necesaria una fuente de alimentación de +15 V (los rangos de trabajo de los *encoder* disponibles en el laboratorio son de 4 a 30 V y de 10 a 30 V). La tierra de esta fuente queda aislada totalmente del resto del sistema ya que el *encoder* está en contacto directo con la máquina.

También se diseña con grandes planos de tierra para mejorar la estabilidad de los circuitos, minimizar diferencias de potencial, reducir bucles de corriente y garantizar que las corrientes de retorno tengan un camino de baja impedancia.

2.2. Módulo Adaptador de encoder

Esté módulo se conecta al *encoder* a través de un conector tipo DB9. Por dicho conector se reciben las señales A, B y Z⁴ del *encoder* en forma diferencial y además debe suministrar la fuente de alimentación del *encoder*. Por otro lado, este módulo debe transmitir a través de opto-acopladores las señales A, B y Z hacia el Launchpad.

2.2.1. Esquema electrónico

Para adaptar correctamente las señales del *encoder* se utiliza un receptor diferencial de tres canales y un regulador de tensión de +5 V (V_{reg}) para alimentar al receptor desde la fuente de alimentación del *encoder* (V_{enc}). Además se requieren tres opto-acopladores para transmitir las señales hacia el Launchpad, con su respectiva alimentación de +5 V⁵, separada de V_{reg} . A continuación en la Figura 2.1 se presenta el esquemático de este circuito.

⁴La señal Z mencionada aquí corresponde a la señal I mencionada posteriormente en la Sección 3.1.3

⁵Esta fuente de alimentación se obtiene desde el conector J12 del Launchpad, ver Anexo C




Figura 2.1: Circuito módulo adaptador de *encoder*.

2.2.2. Entradas y salidas

Las entradas y salidas de este módulo se enumeran a continuación en la Tabla 2.1:

Tabla 2.1: Conectores módulo adaptador de *encoder*.

Conector J1: Conexión adaptador de <i>encoder</i> a Launchpad		Conector J2: Alimentación adaptador <i>encoder</i>		Conector J3: Conexión DB9 Adaptador de <i>encoder</i>	
Terminal	Señal	Terminal	Señal	Terminal	Señal
1	A	1	+15 V	1	A
2	B	2	GND_{Enc}	2	B
3	Z			3	Z
4	+5 V			4	-
5	GND_A			5	V_{enc}
				6	\bar{A}
				6	\bar{B}
				7	\bar{Z}
				8	GND_{Enc}

2.2.3. Diseño de placa

Como consideraciones adicionales, se incluye un LED para indicar la presencia de la fuente de alimentación y un *jumper* para dar la opción de alimentar la tarjeta con una tensión externa de 5 V (desconectando el regulador de tensión), ya que el rango de alimentación de los *encoders* va desde los 4 V hasta los 30 V, pero el regulador de tensión no opera correctamente con tensiones de alimentación muy cercanas a los 5 V.

En la Figura 2.2 se presenta el diseño del módulo adaptador de *encoder*.




Figura 2.2: Módulo Adaptador de *Encoder*.

2.3. Módulo Adaptador de señales

El módulo adaptador de señales cumple tres funciones principales:

1. Recibir la medición del DC Link y la señal de error general en forma diferencial.
2. Recibir las señales de corrientes de las mediciones de las corrientes de fase U y V, y llevarlas a un nivel de tensión apto para la interfaz RTS Delfino.
3. Recibir y enviar vía cable con conector polarizado las fuentes de alimentación analógicas y digitales necesarias para el funcionamiento de este módulo y del módulo de interfaz del convertidor.

En la Figura 2.3 se presenta el esquema general del módulo adaptador de señales.




Figura 2.3: Esquema general módulo adaptador de señales.

2.3.1. Entradas y salidas

La Tabla 2.2 muestra la conexión de los terminales en los conectores J1 y J2 destinada a las fuentes de alimentación:

Tabla 2.2: Fuentes de alimentación del módulo adaptador de señales.

Conector J1: Fuentes analógicas		Conector J2: Fuente digital	
Terminal	Señal	Terminal	Señal
1	-15 V	1	+15 V
2	GND _A	2	GND _D
3	+15 V		
4	+5 V		
5	GND _A		

La Tabla 2.3 muestra la disposición de los terminales del conector J3, el cual tiene el objetivo de alimentar el módulo de interfaz del convertidor. Para transmitir las fuentes de forma ordenada y evitar errores de conexión, se utiliza un conector tipo DB15.

Tabla 2.3: Conector J3: Salida alimentación módulo de interfaz del convertidor.

Terminal	Señal	Tipo de fuente
1	+5 V	Analógica
2	+5 V	Analógica
3	-15 V	Analógica
4	-15 V	Analógica
5	GND _A	Analógica
6	GND _D	Digital
7	+15 V	Digital
8	+15 V	Digital
9	GND _A	Analógica
10	GND _A	Analógica
11	+15 V	Analógica
12	+15 V	Analógica
13	GND _A	Analógica
14	GND _D	Digital
15	GND _D	Digital

Para la transmisión y recepción de las señales de mediciones se debe utilizar cable FTP (*Foiled Twisted Pair*, par trenzado con pantalla global). Esto es necesario debido a las fuentes de interferencia presentes en la misma estación de trabajo (máquina eléctrica y convertidor). El uso de conectores blindados ayuda a “encapsular” los cables blindados entre los extremos transmisores y receptores.

El conector RJ1 se usa para enviar las mediciones al Launchpad y el conector RJ2 es utilizado para recibir las mediciones desde el módulo de interfaz del convertidor (en forma diferencial o por corriente). La conexión de los terminales de ambos conectores se presenta en la Tabla 2.4.

Tabla 2.4: Conectores RJ1 y RJ2

Conector RJ1: Mediciones a interfaz RTS Delfino		Conector RJ2: Recepción de mediciones	
Terminal	Señal	Terminal	Señal
1	V_{i_u}	1	V_{DC}^+
2	GND_A	2	V_{DC}^-
3	V_{DC}	3	ERROR ⁺
4	GND_A	4	GND_A
5	ERROR	5	I_v
6	GND_A	6	ERROR ⁻
7	V_{i_v}	7	I_u
8	GND_A	8	GND_A

2.3.2. Circuito receptor diferencial

El receptor diferencial es un circuito integrado que recibe una señal por dos canales diferentes (donde uno es el negativo del otro). Haciendo la diferencia se obtiene la señal real, lo que ayuda a mitigar el efecto de interferencias externas en la comunicación de señales.

2.3.3. Circuito adaptador medición de corriente

La medición de corriente es recibida por este módulo en forma de corriente, ya que la transmisión de las señales de corriente generalmente es más robusta y mucho menos sensible a interferencias que la transmisión de señales en tensión. Además, estas últimas sufren caídas por las resistencias parásitas en los canales de transmisión, lo que las hace menos estables que las señales de corriente. Por otro lado, la corriente se mantiene constante a lo largo del circuito, minimizando las pérdidas de señal. Por estos motivos, la transmisión en corriente es ampliamente utilizada en la industria, especialmente donde hay equipos eléctricos cercanos. Esta señal debe convertirse en un nivel de tensión antes de ser enviada a los canales analógicos de la interfaz Delfino. Para esto es necesario transformar el nivel de corriente que se desea medir en un nivel de tensión apropiado.

Para el caso de la estación de trabajo, se determina que la corriente máxima que se desea medir en el lado primario del LEM es de $50 A_{peak}$ (este valor es estimado a partir de las corrientes nominales por un factor de 3, de algunas máquinas del Laboratorio de Máquinas Eléctricas y de Accionamientos Eléctricos). Dicha corriente se transforma a tensión y con un arreglo de amplificadores operacionales se lleva al rango de $\pm 1,5 V$. En la Figura 2.4 se muestra el esquemático de este circuito.




Figura 2.4: Circuito adaptador de corriente.

Además, se incluye un filtro *antialiasing* [9] en el arreglo de amplificadores operacionales. Este filtro tiene como función eliminar todas las frecuencias superiores a la mitad de la frecuencia de muestreo antes de enviar la señal a la interfaz Delfino. De esta manera, se asegura que la señal digitalizada no tendrá componentes de frecuencia que puedan causar distorsiones o malas interpretaciones respecto a la señal original. La frecuencia de muestreo del Launchpad se configuró en 10 kHz. Esto implica la necesidad de eliminar las frecuencias superiores a 5 kHz. Para garantizar esto, se diseñó el filtro con una frecuencia de corte una década antes, es decir 500 Hz. En el circuito de la Figura 2.4 la sintonización del filtro depende del capacitor, ya que los resistores fueron determinados para una ganancia específica. Utilizando un capacitor de 33 nF, se logra una frecuencia de corte de 482 Hz.

2.3.4. Diseño de placa

Como consideraciones adicionales se consideran conectores blindados aterrizados al plano de tierra de las fuentes analógicas para los conectores J3, RJ1 y RJ2. Además se utilizan conectores polarizados (de una sola posición) para las entradas de las fuentes de alimentación, para evitar que se conecten de forma incorrecta (una conexión errónea de las fuentes podría provocar graves fallas en los circuitos integrados de los módulos). En la Figura 2.5 se presenta el diseño del módulo adaptador de señales.




Figura 2.5: Módulo Adaptador de Señales.

Las tres señales medidas (V_{i_u} , V_{i_v} , v_{DC} y la señal de error general *ERROR* son enviadas a los canales analógicos de la interfaz Delfino. Concretamente, a los del grupo 1 (según la Tabla 1.1 presentada en el Sección 1.1.2 del Capítulo 1). En la Tabla 2.5 se presenta el módulo ADC de destino para cada señal:

Tabla 2.5: Canales de digitalization de mediciones.

Grupo interfaz Delfino	Módulo ADC Launchpad	Señal
1	14	V_{i_u}
	C3	v_{DC}
	B3	<i>ERROR</i>
	A3	V_{i_v}

2.4. Módulo de interfaz del convertidor

El módulo de interfaz del convertidor es la parte central de la estación de trabajo, ya que actúa como el nexo entre el convertidor, la interfaz Delfino y las mediciones. Este módulo es el encargado de recibir los pulsos de disparo del convertidor a través de fibra óptica y llevarlos al nivel de tensión de los circuitos de disparo del convertidor. Además, a través de este módulo pasa la medición de la tensión del DC Link y las mediciones de corriente de fase de la salida del convertidor.

Aquí se reciben las señales de error de los circuitos de disparo del convertidor y, aprovechando el paso de las mediciones, se generan otras señales de error mediante comparadores para detectar puntos de operación indeseados con respecto a los niveles de tensión del enlace de corriente continua. Estas señales de error pasan a través de un sistema de enganche, para garantizar que el error quede registrado hasta que se realice un *reset* manual.

Para brindar mayor protección al sistema, el módulo cuenta con protecciones por *hardware* utilizando las señales de error mencionadas anteriormente, para interrumpir la comunica-

ción de los pulsos de disparo hacia el convertidor. La señal de *enable* generada por la interfaz RTS Delfino se utiliza para habilitar la función de *reset* de los errores. Esto obliga al usuario a realizar un doble *reset* manual en ambas tarjetas, eliminando así la posibilidad de una habilitación accidental del sistema.

2.4.1. Entradas y salidas

El módulo cuenta con 17 puertos de conexión para la comunicación con los elementos del convertidor, del módulo adaptador de señales y la interfaz RTS Delfino, que se listan a continuación:

- Conexión DC Link.
- Circuitos de disparo.
- Interruptor térmico.
- Circuito pre-carga.
- Sensores de corriente.
- Fuentes de alimentación.
- Salida de mediciones.
- Señal de habilitación (*enable*).
- Pulsos de disparo para los siete semiconductores del convertidor.

En las secciones siguientes se entrega la información detallada de cada uno de los puertos:

2.4.1.a. Fuentes de alimentación

Las fuentes de alimentación necesarias para la alimentación de este módulo y la fuente necesaria para los circuitos de disparo del convertidor llegan desde módulo adaptador de señales a través de un conector DB9. Este conector se elige debido a que es compacto, cuenta con tornillos que aseguran la conexión y no permite una conexión en una posición diferente a la deseada. A continuación en la Tabla 2.6 muestra la conexión de los terminales del conector y la tensión de cada fuente y su clasificación como analógica o digital (esta clasificación es para señalar que fuentes comparten tierra, recordando que las fuentes que van a los circuitos de disparo deben estar electrónicamente aisladas del resto de fuentes del sistema).

Tabla 2.6: Conector J1: Entrada fuentes de alimentación.

Terminal	Señal	Tipo de fuente
1	+5 V	Analógica
2	+5 V	Analógica
3	-15 V	Analógica
4	-15 V	Analógica
5	GND _A	Analógica
6	GND _D	Digital
7	+15 V	Digital
8	+15 V	Digital
9	GND _A	Analógica
10	GND _A	Analógica
11	+15 V	Analógica
12	+15 V	Analógica
13	GND _A	Analógica
14	GND _D	Digital
15	GND _D	Digital

El circuito de pre-carga y los ventiladores se alimentan con una fuente de tensión adicional que llega directo a la tarjeta a través del conector J3, que también es del tipo polarizado, para evitar una conexión incorrecta. La Tabla 2.7 muestra la conexión de los terminales del conector J3:

Tabla 2.7: Conector J3: Fuente de alimentación ventiladores y circuito de pre-carga.

Terminal	Señal
1	+24 V
2	GND _D

2.4.1.b. Receptores de fibra óptica

Los receptores de fibra óptica son utilizados en la comunicación directa con la interfaz Delfino. Por este medio se reciben los pulsos de disparo y la señal de habilitación entregada por el propio *trip* de *hardware* de la interfaz Delfino. La Tabla 2.8 contiene una lista con la señal que se transmite y el receptor de fibra óptica asociado:

Tabla 2.8: Receptores de fibra óptica.

Puerto	Señal	Descripción
U1	TOPU	Pulsos de disparo nivel superior de la fase U.
U2	BOTU	Pulsos de disparo nivel inferior de la fase U.
U3	TOPV	Pulsos de disparo nivel superior de la fase V.
U4	BOTV	Pulsos de disparo nivel inferior de la fase V.
U5	TOPW	Pulsos de disparo nivel superior de la fase W.
U6	BOTW	Pulsos de disparo nivel inferior de la fase W.
U7	CHI	Señal de freno por <i>software</i> .
U8	ENA	Señal de habilitación de la interfaz RTS Delfino.

2.4.1.c. Mediciones

Para la transmisión de las mediciones se utiliza un conector RJ-45 blindado. Este tipo de conector se elige principalmente por las bondades de los cables de par trenzado para la transmisión de datos, en especial si se utiliza cable FTP. La Tabla 2.9 muestra la conexión de las señales al puerto de salida de las mediciones.

Tabla 2.9: Conector RJ1: Salida mediciones.

Terminal	Señal
1	GND_A
2	I_u
3	$ERROR^-$
4	I_v
5	GND_A
6	$ERROR^+$
7	V_{DC}^-
8	V_{DC}^+

2.4.1.d. Conexión convertidor

La conexión con los puertos principales del convertidor se hace a través de cable plano, tratando de mantener distancias reducidas principalmente en los cables que transmiten las señales que van a los circuitos de disparos del convertidor. La Tabla 2.10⁶ muestra la conexión en los terminales de estos conectores.

⁶Según la corrección realizada a la hoja de datos del convertidor, el terminal correcto para la señal CHOP del conector CN1 es el 5. Esto se corrige en la fabricación del cable.

Tabla 2.10: Conectores J18 y J21.

Conector J18: Conexión a CN1 convertidor		Conector J21: Conexión a CN2 convertidor	
Terminal	Señal	Terminal	Señal
1	TOP W	1	TOP U
2	ER W	2	ER U
3	BOT W	3	BOT U
4	GND _D	4	GND _D
5		5	TOP V
6	CHOP	6	ER V
7	+15 : V	7	BOT V
8	+15 : V	8	GND _D
9	GND _D	9	+15 : V
10	GND _D	10	+15 : V
		11	GND _D
		12	GND _D
		13	
		14	

En las Tablas 2.11, 2.12 y 2.13 muestra la conexión al interruptor térmico, al circuito de pre-carga y al DC Link⁷:

Tabla 2.11: Conector J20: Trip de sobrettemperatura.

Terminal	Señal
1	ST _{Trip}
2	GND _A

Tabla 2.12: Conector J19: Conexión a K1 convertidor.

Terminal	Señal
1	Señal de pre-carga.
2	
3	GND _D
4	

⁷Por seguridad, el conector J55 (DC Link) se deja por debajo de la tarjeta y sus terminales visibles se protegen con un material aislante.

Tabla 2.13: Conector J55: Conexión al DC Link.

Terminal	Señal
1	DC Link (+)
2	
3	DC Link (-)

Finalmente el acceso a los sensores de corriente se da por el conector J2. La Tabla 2.14 muestra la conexión para las fuentes de alimentación y la entrada de las mediciones para las corrientes de las fase U y V.

Tabla 2.14: Conector J2: Conexión a CN3 convertidor.

Terminal	Señal
1	+15 V
2	-15 V
3	GND _A
4	I _u
5	I _v
6	
7	GND _A
8	+15 V
9	-15 V
10	

2.4.1.e. Test points

Para dar comodidad y seguridad en la medición de algunas tensiones directamente desde la tarjeta, como por ejemplo los pulsos de disparo ideales, se incorporan en el diseño algunos terminales de prueba. A continuación en la Tabla 2.15 se muestra una lista con todos los terminales de pruebas y las señales a las que dan acceso:

Tabla 2.15: *Test Points*.

Test point	Señal
J4	(GND _A): Tierra analógica (referencia para mediciones).
J5	GND _D : Tierra digital (referencia para los pulsos de disparo).
J8	Nivel de referencia para el circuito de freno.
J9	Nivel de referencia para el error de sobre tensión.
J10	Nivel de referencia para el error de baja tensión.
J11	Pulsos de disparo señal de freno.
J12	Pulsos de disparo inferiores fase W.
J13	Pulsos de disparo superiores fase W.
J14	Pulsos de disparo superiores fase U.
J15	Pulsos de disparo inferiores fase U.
J16	Pulsos de disparo superiores fase V.
J17	Pulsos de disparo inferiores fase V.

2.4.2. Comunicación de los pulsos

La comunicación de los pulsos comienza en los repectores de fibra óptica, desde aquí las señales son enviadas a un *buffer* de tres estados. De este modo, las salidas del *buffer* quedan en alta impedancia en caso de que alguna de las señales de inhabilitación se active. El objetivo de esto es que, en caso de querer interrumpir la comunicación de los pulsos, a los circuitos de disparo del convertidor lleguen estados que no sean capaces de disparar ninguno de los semiconductores. Además, cada una de las señales que sale del *buffer* pasa por un opto-acoplador especial, de alta velocidad y baja caída de tensión en la salida para llevar el nivel de tensión a los 15 V digitales. En la Figura 2.6 se presenta el esquema de este circuito.




Figura 2.6: Circuito de *buffer* para pulsos de disparo.

2.4.3. Medición del DC Link

Para la medición del enlace de corriente continua se utiliza un LEM⁸ de tensión con un arreglo de resistores tal, que la corriente nominal del devanado primario del LEM se relacione con la tensión máxima del DC Link del convertidor. El cálculo de los resistores se realiza así:

$$I_{\text{LEM}} = \frac{V_{\text{max}}}{R_{\text{med}}} \quad (2.1)$$

Sabiendo que la corriente nominal del lado primario del LEM es de 10 mA y tomando como tensión de referencia 800 V para el DC Link (el valor máximo es de 750 V según la Tabla 1.4), el resistor necesario debe ser de 80 k Ω , el cual se divide en dos resistores de 40 k Ω , tal como se muestra en el esquema de la Figura 2.7. Se debe tener en cuenta que dichos resistores deben ser capaces de disipar al menos 4 W cada uno.

La corriente del lado secundario del LEM debe transformarse a un nivel de tensión apropiado. Para trabajar de forma coherente con los niveles de tensión de los módulos ADC del Launchpad, esta medición se lleva al rango de 3 V, utilizando una resistencia de medición de 120 Ω (para que una tensión de 800 V en el DC Link sea equivalente a una tensión de 3 V en la R_{med}) y con un amplificador operacional funcionando como *buffer* se envía a un transmisor diferencial que lleva la señal hasta el módulo adaptador de mediciones. En la Figura 2.7 se presenta el esquemático de este circuito.




Figura 2.7: Circuito de medición del DC Link.

Utilizando el mismo criterio que se describió en el filtro para los circuitos adaptadores de corriente de la Sección 2.3.3, se incorpora un filtro *antialiasing* con una frecuencia de corte de 482 Hz para que la señal sea digitalizada correctamente.

Utilizando arreglos de amplificadores operacionales, la señal V_d (tensión en el resistor de medición) se lleva a algunos comparadores para generar señales que permitan ejecutar acciones de control a nivel de *hardware*. Estas acciones se listan a continuación:

1. Error de baja tensión, para interrumpir la comunicación de los pulsos y activar el circuito de pre-carga en caso de que la tensión baje.

⁸En el Anexo D se detallan los datos y características del LEM de tensión.

2. Error de sobre tensión, para interrumpir la comunicación de los pulsos en caso de que se llegue a niveles peligrosos para el equipo.
3. Nivel de frenado, para activar y desactivar el circuito de freno de forma automática según el nivel del DC Link.

Estas señales pasan a través de lazos de histéresis para asegurar que el nivel de tensión vuelva a niveles seguros antes de liberar el sistema nuevamente. Estos lazos de histéresis se construyen utilizando amplificadores operaciones según los circuitos presentados en [10], ya que estos circuitos permiten cambiar el nivel de referencia sin alterar la ventana del lazo de histéresis. Las señales que salen de los comparadores se llevan a niveles de tensión de 0 a 15 V utilizando MOSFETs en configuración *open-drain* para ser interpretados en los niveles lógicos.

2.4.3.a. Circuito de freno

El circuito que habilita el freno por *hardware* se dispara cuando la tensión del DC Link llega a 680 V y se apaga cuando llega a un valor de 613 V. Este lazo de histéresis se presenta en la Figura 2.8.




Figura 2.8: Lazo de histéresis para el circuito de freno.

El ancho del lazo de histéresis se determina por un arreglo de resistores según las formulas presentadas en el Anexo A. Para el caso del freno por *hardware* corresponde aproximadamente a 67 V. La tensión central del lazo es regulable en función de una tensión de referencia, la cual puede ser modificada a través de un potenciómetro. Para el caso del freno, esta tensión de referencia es llamada “*CHOPV*” y se determina según la siguiente expresión en función del límite superior (V_{UT}) deseado:

$$CHOPV = \frac{111}{110} \cdot \left(\frac{2V_{UT} - 67}{2} \right) \cdot \frac{3}{800} \quad (2.2)$$

La configuración que se dejó por omisión corresponde a un *CHOPV* de 2,446 V para lograr que la tensión central del lazo de histéresis sea de 646,5 V.

Por diseño, también se deja un *jumper* para cambiar la señal de freno que se envía al convertidor entre la señal generada por *hardware* o la señal recibida desde el *software* llamada “CHOP”, en caso de que se desee generar la señal de freno desde un algoritmo, parte de la rutina de control. Finalmente la señal de freno debe pasar por un opto-acoplador para llegar al nivel de tensión del circuito de disparo del convertidor. En la Figura 2.9 se presenta el esquemático de este circuito.




Figura 2.9: Circuito de freno por *hardware*.

2.4.3.b. Detección de sobretensión

El circuito que detecta un nivel de sobretensión funciona de la misma manera que el circuito de freno usando un lazo de histéresis, con un ancho de histéresis de 50 V. El error de sobretensión se dispara cuando la tensión llega a un nivel de 720 V y se apaga cuando baja a un nivel de 670 V. En la Figura 2.10 se muestra dicho lazo de histéresis:




Figura 2.10: Lazo de histéresis para el error de sobretensión.

Al igual que en el caso anterior, el ancho del lazo de histéresis está fijo por un arreglo resistivo, pero el valor central queda en función de una tensión de referencia denominada “*HVER*”, regulable a través de un potenciómetro. La tensión “*HVER*” se determina en

función del límite superior del lazo (V_{UT}) según la siguiente expresión:

$$HVER = \frac{148}{147} \cdot \left(\frac{2V_{UT} - 50}{2} \right) \cdot \frac{3}{800} \quad (2.3)$$

La configuración dejada por omisión corresponde a un HVER de 2,624 V para lograr que la tensión central del lazo de histéresis sea de 695 V. En la Figura 2.11 se presenta este circuito.




Figura 2.11: Circuito de detección de errores de sobretensión.

2.4.3.c. Circuito pre-carga y error de baja tensión

El circuito de pre-carga debe funcionar cuando el nivel de tensión del DC Link baje de 450 V y debe dejar de funcionar cuando la tensión suba por sobre los 500 V. Del mismo modo, el error de baja tensión debe dispararse cuando la tensión baje de 450 V y apagarse cuando la tensión este otra vez por sobre los 500 V. Es decir, ambas señales responden al mismo lazo de histéresis, cuyo ancho se configura en 51,5 V. En la Figura 2.12 se presenta el lazo de histéresis correspondiente para la detección del error de baja tensión.




Figura 2.12: Lazo de histéresis para el error de baja tensión.

Al igual que los casos anteriores, es posible modificar el valor central del lazo de histéresis a través de un potenciómetro que varía una tensión de referencia llamada “LVER”, la

cual se determina como:

$$LVER = \frac{144,4}{145,4} \cdot \left(\frac{2V_{LT} + 51,5}{2} \right) \cdot \frac{3}{800} \quad (2.4)$$

La configuración dejada por omisión corresponde a un $LVER$ de 1,772 V para lograr una tensión central de 475 V.

A diferencia de los casos anteriores, se incluye un comparador adicional para incluir un retardo entre la detección del error y el encendido/apagado del circuito de pre-carga. Este retardo se logra a través de un capacitor que se carga a través de un arreglo de resistores y un nivel de referencia fijo, configurado para que la señal que comanda al circuito de pre-carga se active 2 s después de la detección del error de baja tensión. Esta señal debe pasar por un opto-acoplador para llegar a la zona de tensión digital, donde, utilizando un circuito de disparo adecuado (un transistor BJT y un diodo en antiparalelo a la salida), se acciona el relé que cortocircuita los resistores de pre-carga del convertidor y los ventiladores. La lógica de este último comparador está configurada para que el relé esté cerrado cuando no hay error de baja tensión.

Para dar flexibilidad en la operación de la estación de trabajo, se incluye un *jumper* que impide la detección de errores de baja tensión, o lo que es lo mismo, mantiene los resistores de pre-carga del convertidor siempre cortocircuitados. Esto permite al usuario utilizar una fuente de tensión trifásica alterna variable (variac) para realizar pruebas a bajas tensiones. En la Figura 2.13 se presenta el esquemático de este circuito.




Figura 2.13: Circuito de detección de errores de baja tensión y pre-carga.

2.4.4. Trip de sobretemperatura

Para la lectura del error de sobretemperatura se utiliza la característica de normalmente cerrado del interruptor térmico ubicado en el disipador del convertidor. De este modo, utilizando el esquema de la Figura 2.14, si la temperatura se eleva al nivel de la apertura del interruptor, se detecta un nivel de tensión alto en el resistor, lo que se interpreta como

señal de error de sobre temperatura.




Figura 2.14: Circuito de detección de error por sobrettemperatura.

2.4.5. Señales de error

A las señales de error mencionadas anteriormente se suman las señales de error provenientes de los circuitos de disparo del convertidor (monitoreo de la tensión V_{ce} de los IGBTs). Dichas señales se reciben con lógica negativa en la zona de tensión digital y deben ser llevadas a lógica positiva en la zona de tensión analógica. Esto se hace a través de opto-acopladores inversores.

En la tarjeta se manejan un total de seis señales de error, las que se listan y describen a continuación:

ST : Error de sobre temperatura.

ERLV : Error de baja tensión.

ERHV : Error de sobre tensión.

ERU : Error circuito de disparo fase U.

ERV : Error circuito de disparo fase V.

ERW : Error circuito de disparo fase W.

Estos errores deben ser capaces de interrumpir el sistema. Esta interrupción debe ser tal, que no permita que la operación de la estación de trabajo se reactive hasta que no se tenga claridad de que causó el error y, por supuesto, que el error esté resuelto. A estas señales de error se les suma la señal de *STOP*, la cual debe ser capaz de detener el sistema en cualquier momento que se desee. A la suma de estas señales se les denomina error general y se construye utilizando compuertas lógicas del tipo OR.

Para anclar la señal de error general, es decir, para que mantenga su valor fijo una vez detectado un problema, se utiliza un sistema de enganche basado en *flip-flop*. Este sistema consiste en usar un *flip-flop* configurado para llevar su canal Q de un nivel bajo (0 V) a un nivel alto (3,3 V) utilizando la señal de error general como *clock*. Así, aunque el error que se detectó ya no esté presente, el *flip-flop* mantendrá su estado hasta que se le envíe la señal de *reset*. Ésta configuración se muestra en el esquema de la Figura 2.15.




Figura 2.15: Circuito de detección de error general.

La señal de salida de este *flip-flop*, denominada “*ERROR*”, cumple dos funciones: interrumpir la transmisión de los pulsos de disparo, desactivando el *buffer* a través de uno de sus terminales de habilitación, logrando, la interrupción por *hardware* de la estación de trabajo en tiempos del orden de los cientos de nanosegundos. Y, por otro lado, realiza el disparo del *trip* de la interfaz Delfino. Como ésta no cuenta con una entrada exclusiva para activar el *trip*, para lograr esto la señal es enviada de forma diferencial a través del módulo adaptador de señales a uno de los canales analógicos de la interfaz RTS Delfino, previamente configurado con un umbral bajo, con el objetivo de activar una protección y forzar la desactivación de la señal de *enable* que es enviada por fibra óptica hacia el módulo de interfaz del convertidor. Esto también permite que se detecte el error general en el Launchpad, permitiendo ejecutar acciones de protección por *software*.

La señal de *enable* se usa para habilitar el *reset* de los *flip-flop*, es decir, si esta señal está desactivada es imposible aclarar los errores en el módulo de interfaz del convertidor utilizando el botón de *Reset* del mismo. De manera simultánea, usando el sistema de enganche, se utiliza el negado de la señal de *enable* para desactivar el *buffer* de los pulsos de disparo, en caso de que la señal de *enable* sea desactivada por *software* o por algún error detectado en la interfaz Delfino.

Para lograr aclarar los errores es necesario oprimir el botón de *reset* ubicado en la interfaz Delfino. Esta acción activará la señal de *enable* solo si está activa la habilitación por *software* y la señal que generó el error en el módulo de interfaz del convertidor ya no persiste. Cumpliéndose ambas condiciones, el botón de *reset* del módulo de interfaz del convertidor será capaz de reiniciar los *flip-flop*, habilitando el *buffer* para la transmisión de los pulsos de disparo, evento que podrá ser detectado por el usuario por el LED de habilitación. La configuración utilizada para cumplir con lo anteriormente mencionado se observa en la Figura 2.16.




Figura 2.16: Circuito de *reset* de las señales de error.

De forma adicional, cada señal de error se envía a un circuito de enganche para encender un LED con el canal Q de cada *flip-flop*, que permanecerá encendido hasta que se reinicie el sistema. También se conecta un LED al canal Q de la señal STOP, para lograr identificar cuando se genere un error general (o una parada manual) y a los canales Q y \bar{Q} del *flip-flop* de la señal de *enable* para identificar cuando está habilitada la comunicación de pulsos y cuando está desactivada desde la interfaz Delfino.

Finalmente, se debe mencionar que la detección de errores en los niveles de corriente se realiza directamente en la interfaz Delfino, por lo que se deben configurar sus umbrales de protección para resguardar el sistema ante corrientes elevadas. En tal tarjeta también hay LEDs que indican la activación de errores en cada uno de los canales.

2.4.6. Diseño de placa

El módulo de interfaz del convertidor está diseñado para dar una lectura rápida y lograr identificar la mayoría de los errores directamente a través de los LEDs incorporados en el diseño. También incluye opciones que dan flexibilidad en los modos de operación a través *jumpers* y cuenta con botones para detener o habilitar el sistema que operan de forma segura. Las protecciones por *hardware* están diseñadas para interrumpir la operación y obligar al usuario a reiniciar la interfaz Delfino manualmente antes de poder habilitar nuevamente esta tarjeta después de la ocurrencia de un evento.

La fuente de tensión analógica de 3,3 V se genera utilizando un regulador de bajo *dropout* a partir de la fuente de 5 V analógica. Además se agregan LEDs en todas las fuentes, para la verificación de que las diferentes fuentes de alimentación están funcionando.

La Figura 2.17 muestra el diseño del módulo de interfaz del convertidor:




Figura 2.17: Módulo de interfaz del convertidor.

2.5. Montaje y organización del banco de pruebas

La configuración final de la estación de trabajo integra diversos componentes que deben ser organizados para lograr una eficiencia operativa y facilitar el acceso del usuario sin descuidar su seguridad. Para ello, tomando como referencia el diseño del sistema presentado en la Figura 1.3, se separa el sistema en dos partes. La primera contempla solo al módulo de interfaz del convertidor y la segunda parte agrupa los módulos restantes y las fuentes de tensión.

Para el módulo de interfaz del convertidor, se diseña una caja de plástico que permite una lectura rápida de los indicadores LED presentes en la tarjeta y facilita el acceso a los botones de *STOP* y *RESET*, asegurando así una respuesta rápida ante situaciones de emergencia o reinicio. Esta caja, diseñada para ser instalada en la parte frontal del convertidor, tiene su interior revestido con cinta conductora de cobre, la cual está aterrizada para asegurar la integridad de las señales ante posibles interferencias electromagnéticas. En la Figura 2.18 se presenta la disposición de los pulsadores y los indicadores LED con sus respectivos colores, las funciones específicas de cada uno de ellos se detallan en la Tabla 2.16.




Figura 2.18: Cubierta del módulo de interfaz del convertidor.

Tabla 2.16: Descripción de indicadores y pulsadores.

Categoría	Número	Descripción
Pulsadores	1	STOP
	2	RESET
LED indicador de estado PWM	3	PWM deshabilitado
	4	PWM habilitado
LED indicador de estado de Error	5	Error sobretemperatura
	6	Error baja tensión DCLink
	7	Error sobretensión DCLink
	8	Error circuito de disparo fase U
	9	Error circuito de disparo fase V
	10	Error circuito de disparo fase W
LED indicador de estado de fuentes	11	Error general
	12	f fuente analógica 3,3 V
	13	f fuente analógica 5 V
	14	f fuente analógica -15 V
	15	f fuente analógica 15 V
	16	f fuente digital 15 V
	17	f fuente digital 24 V

Para el resto de los módulos y las fuentes, se diseña una estructura denominada Rack de Procesamiento y Control, mostrada en la Figura 2.19. El Rack de Procesamiento y Control constituye el corazón de la infraestructura de control. Este rack está diseñado para albergar de manera ordenada las fuentes de alimentación, así como las placas electrónicas

que incluyen el Launchpad, la interfaz Delfino⁹, el módulo adaptador de *encoder* y el módulo adaptador de señales. Esta estructura está compuesta por tres niveles: la base, donde se ubican las fuentes de tensión, desde donde sale un enchufe para la respectiva alimentación de estas desde la red de 220 V; el segundo nivel, donde se fijan las placas de los módulos antes mencionados; y un tercer nivel, que protege los módulos y facilita el acceso al botón de reset de la interfaz Delfino, cuyo cableado se extiende hasta esta tapa.




Figura 2.19: Rack de Procesamiento y Control.

Finalmente, la Figura 2.20 ofrece una vista general de la estación de trabajo completa. Esta disposición garantiza un entorno de prueba ordenado, eficiente y accesible para cada elemento del sistema, al tiempo que asegura la seguridad del usuario.




Figura 2.20: Fotografía de la estación de trabajo.

⁹También incluye la tarjeta diseñada para corregir los errores en las referencias de tensión de los canales analógicos de la interfaz Delfino.

Capítulo 3

Programación y configuración del Launchpad

En este capítulo se abordan los aspectos claves para la programación y configuración del Launchpad y sus periféricos para el control. Se utiliza la librería C2000[®] de PLECS[®] [2] y el PLECS Blockset para ejecutar PLECS[®] a través de MATLAB Simulink[®], aprovechando las mejoras de rendimiento que este ofrece. Se mencionan las posibles configuraciones, las limitaciones y la configuración requerida para el correcto funcionamiento y comunicación del Launchpad con el resto de los periféricos utilizados.

3.1. Entorno de programación

La programación del Launchpad se hace principalmente en diagramas de bloques a través del bloque PLECS[®] Circuit en MATLAB Simulink[®]. Esto permite utilizar el entorno de PLECS[®] para generar de forma simplificada los algoritmos de control que se deseen compilar en el Launchpad. Además, este entorno ofrece una configuración simplificada de los módulos del Launchpad y permite acceder a los elementos de la librería de PLECS[®], entre los cuales se encuentran herramientas como los *Scopes* de PLECS, atractivos por sus versátiles herramientas para el análisis de señales, y el bloque *C-Script*, que da la posibilidad de insertar código con algoritmos más complejos cuando sean requeridos.

Usar PLECS[®] también permite realizar modelos detallados del convertidor y la máquina para probar y depurar los algoritmos de control en simulaciones dinámicas. PLECS[®] permite separar lo que corresponde a controlador y planta en sub-sistemas, los cuales pueden habilitarse para generación de código y el *CODER* de PLECS[®] da la opción de elegir entre uno de estos sub-sistemas para ser compilado en el Launchpad. La Figura 3.1 presenta el esquema principal con la planta, que contiene un modelo de una máquina y un convertidor, y el controlador, que contiene todos los algoritmos y cuyas salidas están asociadas a salidas reales de la interfaz.




Figura 3.1: Entorno de programación de PLECS.

3.1.1. CODER de PLECS®

El *CODER* de PLECS® es la herramienta principal para cargar cualquier programa en la tarjeta Launchpad. A continuación, en la Figura 3.2 se muestra la interfaz que se despliega al acceder a *CODER OPTIONS* desde el menú *CODER* de la barra de herramientas de PLECS®. También se destacan las opciones más relevantes:




Figura 3.2: Opciones del *CODER*.

A través de esta interfaz es posible configurar todos los aspectos relacionados con el DSP objetivo. Además la interfaz despliega una lista con los sub-sistemas creados en el entorno de PLECS®. Esta lista permite seleccionar el sub-sistema que contiene el programa que se desea grabar en el Launchpad. La acción de cargar el programa en el Launchpad se ejecuta al oprimir el botón **Build** ubicado abajo a la izquierda.

A continuación se describen las opciones más relevantes para la correcta configuración del *CODER*:

3.1.1.a. General

La pestaña *General* de las opciones del *CODER* da acceso a las configuraciones principales para la programación del Launchpad, entre ellas está el paso de discretización (*Discretization step size*), el método de discretización (*Discretization method*) y el formato de punto flotante (*floating point format*). Estos son aspectos clave del programa, pues definen la celda de tiempo en la que se ejecutará el programa y la forma en la que se realizan los cálculos. Estas configuraciones se muestran destacadas en la Figura 3.3.




Figura 3.3: Configuración *general* del CODER.

3.1.1.b. Parameter Inlining

La pestaña *Parameter Inlining* permite definir los parámetros que serán editables durante el funcionamiento en modo externo. El modo externo es la función que permite conectar el entorno de PLECS[®] y el Launchpad en funcionamiento. Esto es especialmente útil para generar señales de referencia en el contexto de control. También abre posibilidades para activar y desactivar rutinas programadas previamente durante la operación en tiempo real. La Figura 3.4 muestra esta pestaña de la interfaz.




Figura 3.4: Configuración parámetros en línea del CODER.

3.1.1.c. Target

La pestaña *Target* se usa para definir los parámetros específicos del DSP utilizado. En este caso corresponden a los datos del Launchpad F28379D (familia de controladores TI C2000®), frecuencia del *clock* interno de la tarjeta, entre otras). En esta pestaña también es posible configurar la acción del botón **Build**, que puede ser *Build and program* para compilar y cargar el programa directamente al DSP o bien, *Generate code into CCS project* para que el compilador genere el código del programa en un directorio específico. Dado que el objetivo de este trabajo es operar el sistema desde el entorno mismo de PLECS®, la opción seleccionada es *Build and program*.

Se puede definir la memoria objetivo donde se cargará el programa, pudiéndose seleccionar la memoria Flash o la memoria RAM del DSP según sea el requerimiento. La diferencia radica principalmente en que los datos almacenados en la memoria RAM se borrarán al quitar la alimentación del DSP. Además, cargar el programa en la memoria RAM es más rápido en comparación con la memoria Flash, lo que puede ser ventajoso durante el desarrollo y la depuración.

En la Figura 3.5 se muestra la configuración de la sub-pestaña *General* del menú *Target*:




Figura 3.5: Configuración objetivo del CODER.

Por otro lado, en las sub-pestañas *PWM*, *Protections* y *ADC* se pueden modificar los terminales de salida de los módulos PWM, activar la detección de interrupciones a través de las entradas digitales y las tensiones de referencia de los módulos ADC. Estas opciones se dejan en la configuración por omisión, dada la disposición de los terminales de la interfaz RTS Delfino.

La sub-pestaña *External Mode* de *Target* tiene las configuraciones más relevantes para la conexión entre el computador y el Launchpad. Aquí se definen los terminales, el tipo de comunicación, que en este caso será serial, y el tamaño del *buffer* del Launchpad, que es el parámetro más importante para la visualización de variables calculadas por el DSP. Esta configuración se muestra en la Figura 3.6:




Figura 3.6: Configuración de comunicación del modo externo de Launchpad.

El tamaño del *buffer* define el número de muestreos totales que pueden visualizarse en los *Scopes* de PLECS[®] durante el modo externo. El número de muestreos se reparte en partes iguales para todas las señales que se envían a un bloque de visualización, ya sea *Scope*, *XY Plot* o *Display*. La Ecuación (3.1) indica el tiempo T_{osc} , durante el cual un número N_{signal} de señales pueden visualizarse simultáneamente, considerando un *buffer* de tamaño B_{size} y un intervalo de discretización de T_s :

$$T_{osc} = \left(\frac{B_{size}}{2 \cdot N_{signal}} - 1 \right) \cdot T_s \quad (3.1)$$

A modo de ejemplo, si se quisieran graficar seis señales durante 50 ms utilizando un tiempo de discretización de 100 μ s, sería necesario un *buffer* de tamaño:

$$B_{size} = 2 \cdot 6 \left(\frac{50 \text{ ms}}{100 \mu\text{s}} + 1 \right) = 6012$$

Estos 6012 corresponden al número de palabras de 16 bits que son requeridas en la memoria RAM del Launchpad, es decir, para lo anterior se requieren aproximadamente 11,75 kB de memoria RAM.

Si bien el tamaño del *buffer* queda fijo desde el momento de compilar el programa, el tiempo máximo que se puede graficar aún queda determinado por el número de señales que se quiere visualizar y existe la opción de desactivar (o activar) la visualización de alguna señal desde los *Scopes* para aumentar (o disminuir) el tiempo del gráfico sin perder resolución del mismo. Por ejemplo, con la misma configuración anterior pero, si en lugar de seis señales ahora se requiere visualizar solo una, utilizando la Ecuación (3.1) se puede ver que el tiempo total aumenta hasta 300,5 ms. Por otro lado, si se mantiene la configuración pero ahora se quisiera visualizar ocho señales, el tiempo total disminuye a 37,475 ms. Se debe tener en cuenta que estos cálculos son manteniendo la resolución máxima de las señales, más adelante se abordará un método que permite una visualización de tiempo mucho mayor sin requerir memoria adicional, pero reduciendo la resolución temporal del gráfico.

3.1.1.d. External mode

La pestaña *External Mode* tiene tres funciones principales: la primera es conectarse con el Launchpad, activando el modo externo a través del botón **Connect**. Una vez habilitado este modo, es posible enviar señales de referencia al Launchpad, usando los parámetros definidos en modo en línea, tal como se mostró en la sección 3.1.1.b. Sin embargo, solo activando el modo externo no es posible visualizar señales dentro del entorno de PLECS[®].




Figura 3.7: Configuración modo externo de PLECS®.

Para activar la visualización es necesario habilitar el *trigger*, el cual puede dispararse de modo manual, dejarse en automático o, incluso, es posible utilizar alguna señal que se esté monitoreando como *trigger*. En este modo la operación es igual a la de un osciloscopio convencional (es necesario definir el nivel y si el disparo se hace en canto de subida o bajada respecto a este nivel). También puede configurarse la frecuencia con la que el *trigger* dispara, hasta un máximo de 20 Hz.

Por último, en esta pestaña también es posible configurar el muestreo de la visualización: existen dos opciones: el número de muestreos y la decimación. El número de muestreos permite reducir o aumentar la ventana de tiempo que se está mirando en los gráficos, aunque el máximo siempre quedará limitado al tiempo máximo según el número de señales visualizadas, tal como se explicó en la Sección 3.1.1.c. La decimación, por otro lado, multiplica el tiempo total del gráfico, pero reduciendo su resolución. Esto ocurre porque fija el tiempo de muestreo en múltiplos del tiempo de discretización. La Figura 3.7 muestra la configuración del modo externo.

3.1.2. Configuración entradas y salidas digitales

Las entradas y salidas digitales se configuran asignando un GPOIO a los bloques *Digital In* y *Digital Out* de la librería IC2000®, respectivamente. En ambos casos los bloques de la librería TI C2000® ofrecen flexibilidad para adaptarse a la lógica de los circuitos externos conectados a los respectivos terminales.

En el caso del *Digital Out*, puede configurarse como *Open drain* o *Push-pull*, según se requiera. Para comunicarse correctamente con la interfaz RTS Delfino es necesario la configuración *Push-pull*.

El *Digital In* puede ser configurado como *Pull-up* o *High impedance* y, por compatibilidad

con la tarjeta RTS Delfino, debe usarse la configuración *High impedance*. A continuación, en la Figura 3.8 se muestra la configuración de los puertos necesarios para la escritura de la señal de *enable* por *software* y la lectura de la señal de *trip* de *hardware* según lo que se presentó en la Tabla 1.3 en la Sección 1.1.2. Ambas son señales necesarias para el correcto funcionamiento entre el Launchpad y la interfaz RTS Delfino.




Figura 3.8: Configuración entrada y salida digital para señales de *trip* y *enable*.

3.1.3. Configuración módulo QEP

El cálculo de velocidad a partir de un *encoder* se realiza a partir del procesamiento de las señales A, B e I generadas por este, a partir de la rotación de un disco ranurado y unos sensores (usualmente ópticos) ubicados a 90° entre sí. Gracias a esta configuración, las señales A y B se encuentran en cuadratura, lo que permite identificar el sentido de rotación del eje según la incidencia de ambas señales. Además, algunos *encoders* cuentan con una tercera señal, llamada I, la cual envía un único pulso, indicando la ocurrencia de una vuelta completa del disco. Esto se ilustra en la Figura 3.9.




Figura 3.9: Señal de *encoder* [1].

El módulo QEP del Launchpad se configura utilizando el bloque *Quadrature Encoder Counter* de la librería IC2000[®]. Aquí debe especificarse cual de los dos módulos QEP del Launchpad se utilizará para la conexión del *Encoder*. También deben asignarse los GPIO a los terminales correspondientes. La Tabla 3.1 resume los GPIO disponibles para asignar a las señales A, B e I de los módulos QEP.

Tabla 3.1: GPIO disponibles para asignación de señales módulo QEP.

Módulo QEP	Señal QEP	GPIO
1	A	10, 20, 50, 96
	B	11, 21, 51, 97
	I	13, 23, 53, 99
2	A	24, 54, 78, 100
	B	25, 55, 79, 101
	I	26, 57, 81, 103

Por último, debe especificarse el número de cuentas por revolución mecánica del *encoder* y el método para reiniciar dicha cuenta. A continuación en la Figura 3.10 se muestra la configuración utilizada:




Figura 3.10: Configuración módulo QEP.

3.1.4. Configuración del módulo PWM

El bloque PWM de la librería IC2000[®] permite una configuración bastante simplificada de los módulos PWM del Launchpad. La pestaña *Main* permite seleccionar los módulos que serán utilizados, la frecuencia y el tipo de portadora para la modulación, que puede ser una señal simétrica o diente de sierra. La configuración usada se muestra en la Figura 3.11.




Figura 3.11: Configuración principal módulo PWM.

La pestaña *Output* permite configurar la salida de los canales PWM. Tal como se mencionó en la Sección 1.1.1, cada módulo PWM cuenta con dos canales y estos pueden configurarse desde la opción *Mode* en complementarios, simples o dobles. Usualmente en el contexto del accionamiento de convertidores, la configuración usada es complementaria, para evitar la ocurrencia de cortocircuitos en las piernas del inversor. La opción *Blanking time* permite configurar los tiempos muertos en la conmutación de los canales y, de este modo, evitar cortocircuitos causados por el apagado no ideal de los semiconductores de una misma pierna del inversor.

Las opciones *Polarity* y *Sequence* permiten configurar la lógica de la comparación entre la señal moduladora y la portadora. Para lograr pulsos centrados y simétricos de ancho proporcional a la señal moduladora, es necesario fijar lógica positiva y secuencia negativa. La opción de *Enable Port* permite enviar una señal de habilitación por *software* a los módulos PWM, útil para programar protecciones a nivel de programa. La configuración usada se muestra en la Figura 3.12.




Figura 3.12: Configuración salida módulo PWM.

La pestaña *Events* se usa para llamar a la rutina principal del programa y para disparar la conversión de los módulos ADC en función de la señal portadora de los módulos PWM. Esto permite sincronizar las señales asociadas a la interrupción del programa con la modulación y, por ejemplo, hacer que la digitalización de señales coincida con los centros de los pulsos de disparo. En la Figura 3.13 se muestra un ejemplo de PWM con portadora simétrica, secuencia negativa y polaridad con lógica positiva, con el llamado de la rutina principal en el valor máximo (*Task trigger Underflow* en secuencia negativa), el inicio de la digitalización de los módulos ADC en el valor mínimo (*ADC Trigger Overflow* en secuencia negativa).




Figura 3.13: PWM y esquema de *trigger* [2].

Otra opción es que el inicio de la conversión de los módulos ADC coincida con el llamado de la rutina de control configurando ambos *triggers* en *overflow* o *underflow* según el instante de la portadora que se requiera. También es posible configurar el bloque ADC de tal modo, que el llamado de la rutina principal se realice una vez finalizada la conversión de los ADC y, así, asegurar que los cálculos del programa usen la información más reciente disponible. Esta configuración se logra quitando el *Task trigger* del módulo PWM y utilizando en su lugar la fuente de *trigger* del bloque ADC para el llamado de la rutina principal [2]. Finalmente, la configuración seleccionada se muestra en la Figura 3.14.




Figura 3.14: Configuración eventos módulo PWM.




Figura 3.16: Umbrales de protección.

La tensión V_{pot} se encuentra en el rango de 1,5 V a 3 V y se configura enviando un número decimal de 0 a 255 a través del puerto I2C del Launchpad, con unas direcciones específicas. A continuación, en la Tabla 3.2 se presentan las direcciones para escribir en cada uno de los potenciómetros que fijan los umbrales en cada módulo ADC del Launchpad.

Tabla 3.2: Direcciones de los potenciómetros para umbrales de protección.

Canal Interfaz	Address 0	Address 1	Módulo ADC
1	0x50	0x3	A3
	0x50	0x2	B3
	0x50	0x0	C3
	0x50	0x1	14
2	0x51	0x3	A0
	0x51	0x2	A2
	0x51	0x0	B2
	0x51	0x1	C2
3	0x52	0x3	A5
	0x52	0x2	B5
	0x52	0x0	C5
	0x52	0x1	15
4	0x53	0x3	A1
	0x53	0x2	A4
	0x53	0x0	B4
	0x53	0x1	C4

Dentro del paquete de soporte C2000[®] de PLECS[®] no se encuentra disponible el protocolo de comunicación I2C, por lo que no es posible configurarlo directamente. No obstante, como se trata de un protocolo de comunicación serial simple, es posible emular su funcionamiento para transmitir los datos necesarios para la configuración a través de los GPIO 104 y 105 del Launchpad, que corresponden a los puertos *Serial Data* (SDA) y *Serial Clock* (SCL) del puerto I2C, respectivamente. En la Figura 3.17 se presenta la estructura de la cadena de datos de este protocolo.




Figura 3.17: Data Frame protocolo I2C [3].

La dirección “Address 0” tiene un formato de 7 bits, mientras que “Address 1” y el dato tienen un formato de 8 bits. También se debe tener en cuenta la condición de START, que corresponde a una transición de SDA de “1” a “0” con SCL en “1” y la condición de STOP que corresponde a una transición de SDA de “0” a “1”, mientras SCL esta en “1”. Para construir la cadena de datos deseada se utilizan algunos bloques de PLECS[®], para transformar los 16 datos que se desean transmitir a palabras binarias de 8 bits cada una. Estos 128 bits se utilizan como entrada para un bloque C-Script que tiene la función de ordenar cada dato con las direcciones correspondientes según la Tabla 3.2 en una cadena de bits con la siguiente estructura:

$$CADENA_i = START + ADDRESS0_i + ADDRESS1_i + DATA_i + STOP$$

Luego de ordenar todas las cadenas, se envían a la salida del *C-Script*, de forma secuencial cada uno de los bits dos veces al SDA y, en paralelo, se genera una señal de *clock* para el SCL. De este modo un ciclo del *clock* SCL corresponde a dos pasos del *C-Script* y cada bit se mantiene durante un ciclo de este reloj. En la Figura 3.18 se presenta el resultado.




Figura 3.18: Cadena de bits para configurar en 3 V el potenciómetro del canal A3.

Si bien con este procedimiento se obtienen tiempos de transmisión mucho mayores que utilizando directamente el protocolo I2C, se cumple con los requisitos y se logra configurar correctamente la interfaz RST Delfino utilizando las herramientas disponibles en el entorno de PLECS[®].

En la Figura 3.19 se presenta el esquema utilizado para la configuración de los umbrales.




Figura 3.19: Configuración umbrales de protección interfaz RTS Delfino.

3.3. Inicialización de parámetros fijos

La inicialización de parámetros es útil en todo ambiente de programación, pues permite automatizar procesos y configuraciones, brindando una flexibilidad importante al sistema. Un ejemplo de esto sería cambiar la frecuencia de conmutación. Si esta frecuencia no está debidamente parametrizada, ajustarla puede ser una tarea difícil, especialmente en programas complejos. En estos casos, sería necesario modificar este parámetro bloque por bloque, lo que resultaría en un proceso tedioso y propenso a errores. Para este tipo de problemas, se cuenta con un *Script* que contiene los cálculos iniciales (cálculo de valores base, parámetros de la simulación, frecuencia de conmutación en función del paso de discretización, entre otros). Este *Script* debe ser cargado en la pestaña **InitFcn** en la ventana de *Model Properties* en MATLAB Simulink[®]. De este modo, antes de la compilación (o del inicio de una simulación), MATLAB[®] ejecutará el *Script* calculando todos los parámetros que serán utilizados por PLECS[®].

Capítulo 4

Implementación y validación experimental de control de máquina asincrónica usando el banco de pruebas desarrollado

En este capítulo se abordan los aspectos esenciales de la programación de los elementos necesarios para realizar el control de una máquina asincrónica utilizando la estación de trabajo. Se explican los fundamentos de la modulación y se detallan los algoritmos principales para generar tensiones a partir de la modulación PWM. También se presentan los procesos de calibración de mediciones y las configuraciones principales para operar de forma segura el sistema.

Finalmente, se presentan dos esquemas sencillos de control que se utilizan para probar el rendimiento de la estación de trabajo. El esquema de control V/f es un control en lazo abierto utilizado para probar la modulación y la correcta generación de tensiones trifásicas en el convertidor. Por otro lado, se implementa un control de corriente con frecuencia arbitraria, que es un control en lazo cerrado que permite controlar la amplitud y la frecuencia de la corriente. Con este esquema se pone a prueba la capacidad de realizar control con retroalimentación a través de las señales digitalizadas por el mismo Launchpad. Estos esquemas se programan en el entorno de PLECS[®] y se prueban con éxito en la estación de trabajo.

4.1. Programación del Launchpad para el control

Excepto por los ángulos de referencia, todos los cálculos y algoritmos se llevan a cabo en el sistema por unidad. Por lo tanto, es crucial definir primero las bases del sistema en la función de inicialización (**InitFcn**) de MATLAB Simulink[®]. De esta manera, el sistema no dependerá del tipo específico de máquina que se esté utilizando, lo que facilitará las modificaciones futuras si fuera necesario. A continuación, se presentan los datos de placa de la máquina utilizada en la Tabla 4.1.

Tabla 4.1: Datos de placa máquina.

V_{nLL} [V]	I_n [A]	P_n [kW]	f_n [Hz]	FP_n [-]	p [-]	n_n [rpm]
380	11,61	5,4	50	0,81	2	1433

Los valores base para el sistema [11] se determinan a partir de las expresiones presentadas en la Tabla 4.2.

Tabla 4.2: Definición de valores base.

V_{base}	I_{base}	S_{base}	Z_{base}	f_{base}	ω_{base}	n_{base}	L_{base}	T_{base}
$\frac{\sqrt{2}V_{nLL}}{\sqrt{3}}$	$\sqrt{2}I_n$	$\frac{3}{2}V_{base}I_{base}$	$\frac{V_{base}}{I_{base}}$	f_n	$2\pi f_{base}$	$\frac{60}{p}f_{base}$	$\frac{Z_{base}}{\omega_{base}}$	$p\frac{S_{base}}{\omega_{base}}$

Además de definir las bases del sistema, es importante considerar otros parámetros clave para el desarrollo del control. La frecuencia de muestreo se establece en 10 kHz, conforme a la frecuencia nominal de conmutación del convertidor especificada en el Apéndice B. El tiempo muerto en la configuración de los módulos PWM se ajusta a 0, dado que los circuitos de disparo del convertidor añaden un tiempo muerto de $3 \mu s$ por *hardware*, tal como se menciona en la Sección 1.1.3. La configuración del tiempo de muestreo de los módulos ADC se presenta en la Sección 3.1.4. Finalmente, la frecuencia de muestreo de los gráficos se ajusta manualmente según el gráfico requerido, mediante la decimación y el número de muestreos, como se detalla en la Sección 3.1.1.d.

4.1.1. Modulación

La etapa inversora del convertidor permite generar tensiones de amplitud y frecuencia variable a partir de la conmutación forzada de los semiconductores (seis para el caso de un inversor de dos niveles), ubicados en pares en las tres piernas del inversor. Estos semiconductores se accionan a partir de los pulsos de disparo enviados por la etapa de control para conectar la salida de cada fase con el enlace de corriente continua (de aquí la necesidad de que los pulsos de una misma pierna sean complementarios, para evitar cortocircuitos del enlace de corriente continua). En la Figura 4.1 se presenta un esquema simplificado del funcionamiento del inversor.




Figura 4.1: Esquema simplificado de un inversor trifásico de dos niveles.(Figura adaptada de [4]).

Con cada combinación posible de los semiconductores se genera un fasor espacial de tensión en la salida trifásica del inversor. En la Figura 4.2 se muestran los seis fasores espaciales activos posibles más dos nulos, en función del estado del semipunto superior.




Figura 4.2: Fasores espaciales generados a partir de las combinaciones de los semiconductores del inversor.

Los fasores espaciales mencionados anteriormente tienen una amplitud de $\frac{2}{3}V_{dc}$, de modo que la amplitud máxima de la tensión sinusoidal línea-línea a la salida del convertidor es V_{dc} . Por lo tanto, la máxima tensión usando señales de referencia sinusoidales y simétricas con un desfase de 120° entre ellas, que puede ser generada en estado estacionario por el convertidor, corresponde al radio de la circunferencia circunscrita al hexágono que se muestra en la Figura 4.2 [12].

La modulación se encarga de llevar las señales de referencia, que usualmente son señales de amplitud y frecuencia variables, a señales de amplitud constante con el fin de obtener los pulsos de disparo necesarios para la conmutación forzada de los semiconductores. Entre los métodos más simples y utilizados para la modulación por ancho de pulso (PWM) se encuentra el método de suboscilación (como el presentado en la Figura 4.3), el cual consiste en utilizar una señal portadora de alta frecuencia (típicamente triangular) de amplitud y frecuencia constantes que se compara con las señales modulantes para la obtención de los pulsos de disparo [12].




Figura 4.3: Esquema método de suboscilación.(Figura adaptada de [4]).

La amplitud de la señal modulante v_s^* queda restringida a la tensión máxima que puede proporcionar el convertidor en cada fase $\frac{V_{dc}}{2}$. Cuando se cumple esta restricción, se dice que el convertidor opera en zona lineal. Por lo tanto, la amplitud de la tensión fundamental generada V_{x1} depende linealmente del índice de modulación m , es decir:

$$V_{x1} = m \frac{V_{dc}}{2} \quad (4.1)$$

$$0 \leq m \leq 1 \quad (4.2)$$

En este trabajo se utiliza una variante del método de suboscilación. Concretamente el método utilizado corresponde a suboscilación modificada por el método *Min-Max*, el cual logra el mismo índice de modulación máximo que la modulación vectorial [4, 13]. Esto se logra inyectando una tensión de modo común en las tres fases del inversor, lo que permite extender el rango de la zona de operación lineal hasta $m = \frac{2}{\sqrt{3}}$.

La programación del método de suboscilación en PLECS[®] se realiza con los bloques PWM, tal como se presentó en la Sección 3.1.4 del Capítulo 3. Estos bloques deben recibir como entrada las señales de referencia de las tensiones trifásicas calculadas previamente, escaladas al rango de 0 a 1, usando como base $\frac{V_{dc}}{2}$, según la siguiente expresión:

$$v_{pwm} = \frac{k \cdot v_{uvw}^{ref} + 1}{2}, \quad (4.3)$$

donde k es la constante de cambio de base para llevar las tensiones trifásicas en base máquina a la base del PWM ($\frac{V_{dc}}{2}$).

La aplicación del método *Min-Max* se hace restando a la tensión deseada en cada fase (v_x^*) el valor medio entre el valor máximo y mínimo de las tres fases:

$$v_x^{ref} = v_x^* - \frac{\min(v_u^*, v_v^*, v_w^*) + \max(v_u^*, v_v^*, v_w^*)}{2}, \quad (4.4)$$

donde v_x^{ref} corresponde a la señal que será comparada con la portadora después de aplicar el cambio de base de la Ecuación (4.3).

A continuación en la Figura 4.4 se presenta el esquema programado en el entorno de PLECS[®] para la aplicación del método *Min-Max* y el escalamiento para los niveles de comparación del bloque PWM.




Figura 4.4: Generación de referencias en base PWM con el método de suboscilación modificado por el método *Min-Max*.

Por último, en la Figura 4.5 se presenta la forma de las señales de referencia que se envían al bloque PWM al aplicar este método.




Figura 4.5: Señales de referencia para el PWM con método *Min-Max* con un índice de modulación de 1.

4.1.1.a. El efecto del tiempo muerto

El tiempo muerto en los pulsos de disparo del convertidor genera importantes distorsiones en la trayectoria del fasor espacial de tensión (ver Figura 4.6). Esta distorsión depende principalmente de la magnitud de la tensión en el DC-Link, de la frecuencia de conmutación, del tiempo de encendido y apagado de los semiconductores, del tiempo muerto ajustado y del sentido de la corriente en cada fase. Se observa un efecto que influye en la magnitud de la tensión e introduce pulsaciones. Como consecuencia de estas distorsiones, la corriente se ve afectada en su componente fundamental y en la aparición de quinta y séptima armónica. Estas armónicas se manifiestan en momentos oscilatorios de séxtuple frecuencia, causando problemas de estabilidad electromecánica. En el contexto de cargas inductivas, estas distorsiones se vuelven muy notorias a frecuencias bajas, donde la magnitud de la tensión fundamental se ve muy reducida [4].




Figura 4.6: Efecto del tiempo muerto en la trayectoria del fasor espacial de tensión. (Figura adaptada de [4])

4.1.2. Cálculo del ángulo de referencia

Para generar el sistema de referencia para los cálculos, es necesario contar con un ángulo de referencia. Para los esquemas de control implementados en este trabajo, este ángulo se determina integrando la velocidad de referencia en radianes eléctricos. Además, dicho ángulo debe quedar restringido a $\pm\pi$. En la Figura 4.7 se muestra la generación de dicho ángulo utilizando un bloque C-Script para resolver la integral.




Figura 4.7: Generación del ángulo de referencia.

En la Figura 4.8 se muestra el ángulo de referencia generado a partir de la velocidad de referencia.




Figura 4.8: Ángulo de referencia para una frecuencia de 50 Hz.

4.1.3. Calibración de mediciones

Una vez digitalizadas las mediciones en el bloque ADC, deben escalarse a los niveles de medición que representan. Para esto se debe tener en cuenta que la interfaz Delfino tiene un *offset* teórico de $1,5 \text{ V}^{10}$. Restando el *offset* de la señal medida, esta debe ser multiplicada por el recíproco de la ganancia de los circuitos que adaptaron las mediciones. La Figura 4.9 presenta el proceso de llevar las mediciones a las unidades de tensión y corriente respectivamente.

¹⁰las mediciones de tensión en la interfaz Delfino indican que en realidad este *offset* está más cercano a un valor de $1,3 \text{ V}$ y depende de cada canal.




Figura 4.9: Esquema de calibración de mediciones.

Los resistores utilizados en el lado primario del LEM para medir la tensión del DC Link tienen una tolerancia del (5%), por lo que es necesario agregar una ganancia adicional para calibrar el valor de la medición.

Por otro lado, para el caso del *offset* de las mediciones de corriente se automatizó el proceso de calibración, utilizando la señal de *trip* de la interfaz RTS Delfino. De este modo, cada vez que se detenga la operación de la estación de trabajo por algún evento detectado en el módulo de interfaz del convertidor o la interfaz Delfino, se ejecutará una rutina de calibración pasados unos segundos desde la habilitación manual de tal interfaz. Esta rutina de calibración calcula el *offset* de los canales de medición de corriente aprovechando que durante la interrupción las corrientes necesariamente son 0, y que entre la habilitación manual de la interfaz Delfino y del módulo de interfaz del convertidor existe un intervalo de tiempo forzado por la separación física de los botones. Es entonces cuando se registran mil mediciones con el fin de calcular el *offset* promedio de cada canal de forma independiente, para luego restarlo, antes de escalar la medición digitalizada a valores de corriente.

Finalmente, cabe destacar que se tomó la decisión de usar una tarjeta con un regulador de tensión para corregir los valores de referencia en los amplificadores operacionales de la interfaz Delfino. Con esta nueva tarjeta se generaron los valores de 0,75 y 1,5 V para obtener un *offset* más preciso en los canales de medición y en los umbrales de protección de dicha interfaz.

4.1.4. Protecciones por software

Teniendo escaladas las señales de medición, realizar protecciones a nivel de *software* es bastante simple. Las protecciones más básicas consisten en generar una señal de error a partir de comparadores con los valores máximos de operación permitidos. Esta señal de error se usa para desactivar los módulos PWM y la señal de *enable* de la interfaz Delfino. Esta acción es detectada por el módulo de interfaz del convertidor y desactiva por *hardware* los pulsos de disparo, que deberán ser habilitados manualmente a través del *Reset* manual. La Figura 4.10 muestra la programación de las protecciones por *software*.

y a partir de este, es posible calcular la velocidad del rotor. Para esto, se utiliza el bloque disponible en la librería de modelos de prueba de PLECS[®] para la librería TI C2000[®]. Este bloque lleva las cuentas a un ángulo mecánico y lo restringe entre $\pm\pi$ y calcula la velocidad permitiendo configurar el número de muestreos para realizar dicho calculo. Esto se muestra en la Figura 4.11, de modo adicional se agrega una ganancia para llevar la velocidad al sistema por unidad.




Figura 4.11: Lectura del módulo QEP.

4.2. Control V/f

El control V/f , también llamado control escalar, es una estrategia de control, usualmente en lazo abierto, que se basa en la condición de estado estacionario de la máquina asincrónica. Se busca mantener el flujo magnético constante para diferentes velocidades, modificando la amplitud de la tensión en función de la frecuencia de estator. [5].

4.2.1. Esquema de control

El esquema de control escalar consiste en determinar la magnitud y el ángulo de un fasor espacial de tensión en función de la velocidad de referencia. El ángulo se determina integrando la velocidad y es usado para la transformación de coordenadas del fasor espacial de tensión. En la figura 4.12 se muestra el esquema de control V/f .




Figura 4.12: Esquema de control V/f .

El esquema de control implementado se muestra en la Figura 4.13.




Figura 4.13: Esquema de control implementado.

4.2.1.a. Curva V/f

La relación entre tensión y frecuencia se determina a partir de la Ecuación (4.9), que corresponde a la ecuación de equilibrio eléctrico del estator de una máquina trifásica, en términos de sus fasores espaciales de tensión \mathbf{v}_s , corriente \mathbf{i}_s y enlace de flujo de estator $\boldsymbol{\psi}_s$ expresados en un sistema orientado con el fasor espacial de tensión de estator, que gira a velocidad sincrónica ω_s [14], en por unidad.

$$\mathbf{v}_s = r_s \mathbf{i}_s + \frac{d\boldsymbol{\psi}_s}{d\tau} + j\omega_s \boldsymbol{\psi}_s \quad (4.9)$$

Si se desprecia el efecto de la resistencia de estator r_s y se analiza el estado estacionario donde las derivadas son 0, se obtiene la siguiente relación:

$$\mathbf{v}_s = j\omega_s \boldsymbol{\psi}_s \quad (4.10)$$

De (4.10) es posible deducir la condición para mantener el enlace de flujo magnético constante como:

$$\frac{|\mathbf{v}_s|}{\omega_s} = cte \quad (4.11)$$

En por unidad, la tensión en función de la frecuencia es simplemente:

$$|\mathbf{v}_s| = \omega_s \quad (4.12)$$

Esta relación ideal se presenta en la Figura 4.14 con la línea punteada. La línea continua corresponde a la característica real, incluyendo el efecto de la resistencia, que es más notorio a velocidades bajas.




Figura 4.14: Tensión del estator en función de la frecuencia para flujo constante [5].

Para mejorar el desempeño de la curva ideal, se busca experimentalmente la tensión que produce la corriente magnetizante a bajas velocidades. Esta tensión, denominada v_{boost} , busca compensar el efecto de la caída resistiva. Además, es importante tener en cuenta la presencia del efecto del tiempo muerto, el cual causa que la magnitud de la tensión generada sea inferior a la deseada a bajas frecuencias, lo que dificulta la determinación de un nivel de tensión adecuado, al no estar compensado dicho efecto. La inclusión de v_{boost} modifica la Ecuación (4.13) de la siguiente manera:

$$|\mathbf{v}_s| = \omega_s + v_{boost} \quad (4.13)$$

$$|\mathbf{v}_s| \leq 1 \quad (4.14)$$

Esta relación se mantiene hasta alcanzar la frecuencia nominal. A partir de este punto, para frecuencias mayores, la magnitud de la tensión no cambia, lo que equivale a operación en campo debilitado. En la Figura 4.15 se muestra la curva V/f utilizada.




Figura 4.15: Aproximación de curva V/f utilizada.

4.2.1.b. Referencia con limitador de pendiente

Cuando se hace este tipo de control en lazo abierto, es necesario limitar la pendiente en los cambios de referencia. Esto evita en gran medida la generación de grandes corrientes si se realiza un cambio brusco de frecuencia. Por ejemplo, pasar de una referencia de 0 a frecuencia nominal sin limitar la pendiente, es equivalente a realizar un arranque directo desde la red. El valor configurado por omisión corresponde a un limitador de pendiente de $\pm 0,3$ pu/s, con el fin de lograr cambios de referencia suaves, que no generen corrientes transitorias elevadas, que puedan activar las protecciones de corrientes configuradas en el sistema.

4.2.2. Seguimiento de referencia

Para poner a prueba el esquema de control escalar se realizan cambios en la velocidad de referencia y se observa la velocidad medida a través del módulo QEP del Launchpad. En las Figuras 4.16 y 4.17 se muestra el seguimiento de la velocidad frente a cambios de referencia con la máquina en vacío.




Figura 4.16: Cambio de referencia de frecuencia de 0 a 1 pu con limitador de rampa de 0,3 pu/s.




Figura 4.17: Cambio de referencia de frecuencia de 0 a 0,2 pu y de 0,2 pu a $-0,2$ pu con limitador de rampa de 0,3 pu/s.

En la Figura 4.16 se pueden observar algunas oscilaciones durante el seguimiento de la referencia entre los 3 y los 5s. Estas oscilaciones son más notorias cuando la referencia está entre 0,5 y 0,8 pu. Lo anterior se atribuye al efecto del limitador de rampa en el cambio de referencia, pues a medida que la referencia en la frecuencia sincrónica aumenta, ocurren cambios abruptos en el momento debido a la transición entre curvas de operación. Los cambios abruptos en el momento, junto con la baja inercia del conjunto, generan oscilaciones mecánicas que cesan al alcanzar la curva de operación definitiva. Este fenómeno se aprecia mejor en la Sección 4.4.2 en donde se presentan las curvas de arranque en el plano velocidad-momento. Finalmente, en la Figura 4.18 se prueba con una referencia mayor a la velocidad nominal.




Figura 4.18: Cambio de referencia de frecuencia de 1 pu a 1,4 pu con limitador de rampa de 0,3 pu/s.

Merece la pena destacar que todos estos gráficos fueron obtenidos directamente desde

el monitoreo de señales del modo externo de PLECS®.

4.2.3. Tensiones y corrientes $\alpha\beta$

De forma adicional, con el fin de ilustrar las capacidades del *software* para observar cuasi en línea las mediciones, se usa el gráfico XY de PLECS® y se calculan las tensiones de referencia y corrientes en coordenadas $\alpha\beta$, para observar la relación y trayectoria de los fasores espaciales a diferentes frecuencias de referencia. Esto se presenta en las Figuras de la 4.19 a la 4.22.



Figura 4.19: Trayectoria fasores espaciales de tensión y corriente con $\omega_{s_{ref}} = 0,1$ pu.



Figura 4.20: Trayectoria fasores espaciales de tensión y corriente con $\omega_{s_{ref}} = 0,25$ pu.



Figura 4.21: Trayectoria fasores espaciales de tensión y corriente con $\omega_{s_{ref}} = 0,9$ pu.




Figura 4.22: Trayectoria fasores espaciales de tensión y corriente con $\omega_{sref} = 1,3$ pu.

Se puede observar que para este tipo de control la trayectoria del fasor espacial de tensión es circular y su amplitud es proporcional a la frecuencia de referencia. Por otro lado, la corriente siempre se ve distorsionada y, además, a frecuencias bajas tiene amplitud menor, debido al efecto del tiempo muerto, lo que también provoca una mayor distorsión de la corriente. Asimismo, su amplitud se reduce notablemente cuando la frecuencia de referencia es mayor que 1 pu, debido a que en este rango de frecuencias se trabaja con debilitamiento de campo, como se aprecia en la Figura 4.22.

4.3. Control de corriente a frecuencia arbitraria

Esta técnica de control consiste en utilizar controladores PI para controlar la amplitud de la corriente en un sistema de referencia arbitrario dado por la frecuencia de referencia. De este modo, los PI determinan las tensiones necesarias para mantener la corriente en un valor constante.

4.3.1. Esquema de control

A continuación en la Figura 4.23 se presenta el esquema de control.




Figura 4.23: Esquema de control de corriente con velocidad arbitraria.

En la Figura 4.24 se presenta el esquema implementado utilizando.




Figura 4.24: Esquema de control de corriente implementado.

En el caso de este esquema de control, también es esencial el uso de un limitador de rampa en la referencia de velocidad. Aunque el motivo ya no está relacionado con la aparición de corrientes excesivas (puesto que la amplitud de la corriente está controlada), la referencia de velocidad sigue siendo crítica, ya que determina la velocidad del campo giratorio. Si el cambio en la referencia de velocidad es demasiado brusco, el rotor puede no ser capaz de seguirlo, lo que resultaría en que la máquina no pueda alcanzar la referencia de velocidad deseada. Esto ocurre porque no hay un controlador de velocidad que se encargue de solicitar de modo automático una actuación adecuada de momento electromagnético para que el rotor acelere y alcance la velocidad de referencia deseada.

4.3.2. Parámetros para el control

Para realizar este esquema de control es necesario conocer algunos parámetros de la máquina. La Ecuación (4.15) es parte de un grupo de ecuaciones que describe el comportamiento una máquina sincrónica [14–16]. En particular, se trata de la ecuación de equilibrio eléctrico de la máquina en por unidad, que, expresada en términos de los fasores espaciales \mathbf{v}_s , \mathbf{i}_s y $\boldsymbol{\psi}_r$ usando un sistema de coordenadas común que gira a velocidad ω_k , queda de la siguiente forma:

$$\tau'_\sigma \frac{d\mathbf{i}_s}{d\tau} + \mathbf{i}_s = -j\omega_k \tau'_\sigma \mathbf{i}_s + \frac{k_r}{r_\sigma} \left(\frac{1}{\tau_r} - j\omega \right) \boldsymbol{\psi}_r + \frac{1}{r_\sigma} \mathbf{v}_s \quad (4.15)$$

donde

τ'_σ : Constante de tiempo transitoria.

k_r : Factor de acoplamiento del rotor.

r_σ : Resistencia equivalente de la máquina.

τ_r : Constante de tiempo del rotor.

Desde el punto de vista de control, si se modelan como perturbaciones \mathbf{d} la influencia del enlace de flujo del rotor y el acoplamiento de los ejes, la expresión se reduce a:

$$\tau'_\sigma \frac{d\mathbf{i}_s}{d\tau} + \mathbf{i}_s = \frac{1}{r_\sigma} \mathbf{v}_s + \mathbf{d} \quad (4.16)$$

A partir de la expresión (4.16) es posible modelar la máquina como una planta de primer orden de ganancia $\frac{1}{r_\sigma}$ y constante de tiempo τ'_σ , tal como se presenta en la Figura 4.25.




Figura 4.25: Diagrama de bloques simplificado de la máquina asincrónica.


Los parámetros necesarios para modelar la planta se calculan a partir de las siguientes expresiones:

$$r_\sigma = r_s + k_r^2 r_r \quad (4.17)$$

$$\tau'_\sigma = \frac{\sigma l_s}{r_\sigma} \quad (4.18)$$

El parámetro r_σ puede aproximarse a partir de una medición directa de la resistencia de estator. Para propósitos de control una aproximación razonable es suponer que r_σ es el doble de r_s .

Por otro lado, el valor de σl_s puede estimarse a partir de un ensayo que consiste en inyectar una secuencia de fasores espaciales de tensión específica. Esto se describe en la Figura 4.26.


 Figura 4.26: Ensayo teórico para determinar σl_s .

Para generar estos fasores espaciales de tensión, se programa un bloque que conmute entre los fasores necesarios (v_1 y v_4). Durante la aplicación del fasor espacial v_1 , cuya amplitud es conocida ($\frac{2}{3}v_{dc}$, ver Figura 4.2), también se cumple que $\omega_s = 0$. En los instantes de tiempo iniciales después de aplicar v_1 , la derivada de la corriente se puede considerar independiente de la resistencia de la máquina. Si, además, la velocidad del rotor es nula y se considera que la dinámica de ψ_r es muy lenta en comparación con las variaciones en la corriente i_s [16], es posible reducir la expresión de la ecuación (4.15) a la siguiente relación, tomando sólo la corriente en la fase U, a partir de la cual es posible determinar

σl_s cuando se cumplen dichas condiciones:

$$\frac{2}{3}v_{dc} = \sigma l_s \frac{di_u}{dt} \quad (4.19)$$

En la Figura 4.27 se presentan oscilogramas de corriente de fase i_u , la tensión v_{uv} y la tensión del DC Link v_{dc} :




Figura 4.27: Ensayo para determinar σl_s .

A partir de los oscilogramas anteriores, utilizando (4.19) se determina σl_s según la siguiente expresión:

$$\sigma l_s = \frac{2}{3} \frac{526,54 \text{ V}}{28,3871 \text{ A/ms}} = 12,37 \text{ mH} \quad (4.20)$$

Finalmente en la Tabla 4.3 se resumen los parámetros que son necesarios para el control:

Tabla 4.3: Resumen de parámetros.

R_s [Ω]	r_s [pu]	r_σ [pu]	σl_s [mH]	σl_s [pu]	τ'_σ [ms]	$\frac{1}{r_\sigma}$ [pu]
1.05	0.0556	0.1112	12.37	0.2057	5.89	8.9928

4.3.3. Programación del controlador PI

Es necesario que las actuaciones de los controladores estén limitadas por valores físicos reales. Estas limitaciones suelen ocasionar problemas con la parte integral de los controladores PI, por lo que se requiere implementar un esquema con antienrollamiento. Además, la planta experimental algunas perturbaciones conocidas y fáciles de determinar, como los acoplamientos entre los ejes. Por tanto, es posible mejorar el rendimiento del controlador mediante la implementación de un esquema con prealimentación usando la información de estas perturbaciones. La Figura 4.28 muestra el esquema antienrollamiento con prealimentación.




Figura 4.28: Esquema de control con antienrollamiento y prealimentación [6].

Este esquema de control se construye a partir de un controlador PI en tiempo discreto, cuya función de transferencia se expresa a continuación:

$$C(z) = k_1 \frac{z - k_2}{z - 1}, \tag{4.21}$$

donde k_1 y k_2 corresponden a la ganancia y al cero del controlador PI [6], respectivamente.

De este modo, las funciones de transferencia que se muestran en el esquema de la Figura 4.28 son las siguientes:

$$C_\infty = k_1 \tag{4.22}$$

$$C(z)^{-1} - C_\infty^{-1} = \frac{k_2 - 1}{k_1} \frac{1}{z - k_2} \tag{4.23}$$

En la Figura 4.29 se muestra el controlador programado en el entorno de PLECS[®], a partir de la función de transferencia en tiempo discreto del esquema presentado en la Figura 4.28.




Figura 4.29: Programación de controlador PI con esquema antienrollamiento y prealimentación.

La señal “pre” que se observa en la Figura 4.29 corresponde a la prealimentación mencionada anteriormente. Se construye para cada canal usando el negativo de la expresión

de las perturbaciones conocidas de la planta. Siguiendo la expresión (4.15), la prealimentación u_p para los ejes d y q corresponde a las siguientes expresiones y en la Figura 4.30 se muestra su programación en PLECS®:

$$u_{p_d} = -\tau'_\sigma \omega_k i_q^* \quad (4.24)$$

$$u_{p_q} = \tau'_\sigma \omega_k i_d^* \quad (4.25)$$

La ventaja de construir la función de transferencia en PLECS®, en lugar de utilizar directamente un bloque de controlador de la librería, es que en este caso k_1 y k_2 quedan como parámetros de entrada, por lo que pueden ser modificados fácilmente y durante la operación en tiempo real.

4.3.4. Ajuste del controlador

El ajuste inicial de los controladores se realiza utilizando la planta determinada en la Sección 4.3.2, que en tiempo continuo puede expresarse de la siguiente manera:

$$H(s) = \frac{1}{r_\sigma} \frac{1}{\tau'_\sigma s + 1} = \frac{8,99}{0,00589s + 1} \quad (4.26)$$

Esta planta se lleva a tiempo discreto utilizando el comando “c2d” de MATLAB® y en tiempo discreto se agrega el retardo que modela el convertidor. Se utiliza la herramienta Rltool de MATLAB® para buscar la configuración del controlador PI de manera que se genere el lugar geométrico de raíces típico de un ajuste por óptimo simétrico, ya que la constante de tiempo transitoria de armadura es mucho más grande que el retardo introducido por el convertidor [17]. Los parámetros del controlador determinado con Rltool son el punto de partida para la configuración empírica realizada en PLECS®. Esta configuración es necesaria, ya que los parámetros de la planta se determinaron usando aproximaciones.

La configuración de los controladores se programa con la mayor flexibilidad posible, permitiendo activar o desactivar la prealimentación y modificar los parámetros de los controladores. Si se definen dichos parámetros como editables, según lo mencionado en la Sección 3.1.1.b, es posible modificar la respuesta de los controladores en tiempo real. En la Figura 4.30 se presenta la conexión de los controladores PI a los canales d y q.




Figura 4.30: Lazo de control con parámetros configurables.

De modo adicional, se limita la actuación del canal q en función del canal d, de tal modo que la magnitud máxima del fasor espacial generado sea siempre el límite establecido, dando preferencia al canal d.

Para mejorar la respuesta del controlador, se programa un bloque para generar un tren de pulsos con niveles variables. El objetivo de este bloque es generar una serie de ensayos de respuesta escalón que, con una correcta configuración de los *Scopes*, permitan una visualización en tiempo real del efecto de modificar los parámetros del controlador. La Figura 4.31 muestra el bloque generador de pulsos.




Figura 4.31: Bloque generador de tren de pulsos.

Los parámetros de entrada del bloque generador de tren de pulsos corresponden a:

- HL: nivel de referencia superior.
- LL: nivel de referencia inferior.
- Duty Cycle: valor entre 0 y 1 para indicar qué porcentaje del periodo la señal estará en nivel alto.
- Period: período de la señal en segundos.

- Enable: señal de habilitación de la salida del bloque. Puede ser 1 para habilitar o 0 para deshabilitar.
- Ref: salida de la señal.

Con los valores presentados en la Figura 4.31 se construye una señal cuadrada periódica de 100 ms, que varía entre 0,24 pu y 0,33 pu cada 50 ms.

La Figura 4.32 muestra la respuesta a escalón del controlador con la máquina en vacío.




Figura 4.32: Ensayo de ajuste del controlador.

4.3.5. Ensayo de desempeño

Para probar el desempeño del controlador, se programa un ensayo con varios cambios de referencia en ambos ejes. El objetivo de esto es someter a ambos canales a ensayos de tipo escalón con y sin la influencia del otro canal. En las Figuras de la 4.33 a la 4.37 se presentan estos ensayos a diferentes velocidades de operación.




Figura 4.33: Desempeño del control con $\omega_s = 0$.




Figura 4.34: Desempeño del control con $\omega_s = 0,1$ pu.




Figura 4.35: Desempeño del control con $\omega_s = 0,4$ pu.




Figura 4.36: Desempeño del control con $\omega_s = 0,6$ pu.




Figura 4.37: Desempeño del control con $\omega_s = 0,9$ pu.

Se observan pequeñas perturbaciones, principalmente en el canal d, ante cambios de referencia grandes en el canal q. Además, se observa que los canales se acercan a la saturación cuando la frecuencia es mayor. Sin embargo, no se aprecia la saturación de alguno de los canales durante esta maniobra. Durante los ensayos se detectan oscilaciones importantes en la actuación: estas se explican debido a la baja inercia del sistema (máquina en vacío), ya que durante la aplicación de los escalones de corriente se producen variaciones en la velocidad. Estas oscilaciones mecánicas perturban el sistema, dando como resultado variaciones en la actuación para mantener el seguimiento de la referencia.

Por otro lado, es posible observar el efecto del tiempo muerto en las señales graficadas.

Este efecto es visible en las oscilaciones pequeñas, cuya frecuencia corresponde exactamente a $6\omega_s$. Por ejemplo, en el gráfico de la Figura 4.36, si se cuentan las oscilaciones de la señal I_q entre 0,2 y 0,3 s, se obtienen 18 oscilaciones, lo que indica que la frecuencia de cada oscilación es de 180 Hz, equivalente a 6 veces 30 Hz o 0,6 pu. Del mismo modo, en la Figura 4.37, entre 0,2 y 0,3 s se cuentan 27 oscilaciones, es decir, la frecuencia de las oscilaciones es 270 Hz, correspondiente al séxtuplo de 45 Hz, que equivale a 0,9 pu.

4.3.6. Cambio de referencia de frecuencia

Con el control de corriente funcionando y la referencia de corriente en un valor fijo de 0,34pu (que corresponde a la corriente magnetizante), se realiza un cambio en la referencia de frecuencia con la máquina en vacío. Esto se presenta en la Figura 4.38.




Figura 4.38: Cambio de referencia de frecuencia con control de corriente.

Se puede observar un seguimiento mejorado con respecto a lo visto en la Sección 4.2, sobre todo durante los primeros instantes del cambio de referencia, sin embargo, el tiempo que tarda en subir sigue dependiendo del limitador de rampa configurado en la referencia.

4.3.7. Señal de frenado

El freno por *software* se configura en un lazo de histéresis, para que el freno se active cuando la tensión del DC Link supere los 620 V y se desactive solo cuando la tensión del DC Link sea menor a 550 V.

Para poner a prueba el sistema de frenado se lleva la máquina a una velocidad de 1 pu y se realiza un cambio de referencia a 0,85 pu. Esta maniobra de freno lleva a una subida de tensión del enlace de corriente continua, debido a la regeneración de energía. En la Figura 4.39 se muestra la maniobra de freno.




Figura 4.39: Funcionamiento del freno.

La señal CHOP corresponde a la activación del resistor de frenado. En la Figura 4.39 se observan tres instancias donde la subida de tensión desencadena la activación de la señal CHOP y con esto se reduce la tensión del DC Link.

Es importante resaltar que, como se puede observar en la Figura 4.39, la capacidad de seguir la referencia de velocidad es deficiente. Esto se debe a la ausencia de un controlador dedicado para dicha señal: en la implementación actual solo se ha implementado control de corriente.

4.3.8. Tensiones y corrientes $\alpha\beta$

De forma adicional, al igual que para el control V/f , con el fin de ilustrar las capacidades del *software* para observar cuasi en línea las mediciones, se usa el gráfico XY de PLECS® para graficar las trayectorias de los fasores espaciales de tensión de referencia y corrientes, con el fin de observar su comportamiento a diferentes frecuencias, usando una referencia de corriente constante. A continuación en las Figuras de la 4.40 a la 4.43 presentan las trayectorias de los fasores v_s e i_s .



Figura 4.40: Trayectoria fasores espaciales de tensión y corriente con $\omega_{s_{ref}} = 0,1$ pu, $i_{d_{ref}} = 0,35$ pu e $i_{q_{ref}} = 0$.



Figura 4.41: Trayectoria fasores espaciales de tensión y corriente con $\omega_{s_{ref}} = 0,4$ pu, $i_{d_{ref}} = 0,35$ pu e $i_{q_{ref}} = 0$.



Figura 4.42: Trayectoria fasores espaciales de tensión y corriente con $\omega_{s_{ref}} = 0,7$ pu, $i_{d_{ref}} = 0,35$ pu e $i_{q_{ref}} = 0$.



Figura 4.43: Trayectoria fasores espaciales de tensión y corriente con $\omega_{s_{ref}} = 1,5$ pu, $i_{d_{ref}} = 0,2$ pu e $i_{q_{ref}} = 0$.

En contraste con el caso del control V/f de la Sección 4.2, se observa que ahora es la tensión que tiene distorsión mientras el control se encarga de mantener la corriente con una trayectoria “más circular”. Sin embargo, al igual que el caso del control V/f , para llegar a velocidades superiores a 1 pu, se reduce la amplitud de la corriente, con la diferencia que, para el caso del control de corriente, es necesario cambiar la referencia manualmente a un valor menor para lograr mayores velocidades.

4.4. Maniobras en el plano velocidad-momento

La representación de maniobras en el plano velocidad-momento es una herramienta valiosa para comprender y analizar el comportamiento de una máquina. Al estudiar la trayectoria de los puntos de operación en este plano, es posible identificar distintas zonas de operación y comprender las limitaciones de carga y velocidad. Esta visualización permite explorar cómo la máquina responde a diferentes condiciones de carga y cómo su velocidad se relaciona con el momento aplicado, tanto en condiciones dinámicas, como cuasiestacionarias.

Para presentar estos gráficos se utiliza la estación de trabajo con el algoritmo de control escalar, tal como se presenta en la Sección 4.2. El objetivo es presentar las trayectorias en el plano velocidad-momento para algunas maniobras, tanto con carga como sin ella, haciendo variar esta carga en forma tanto abrupta, como gradual.

4.4.1. Estimación del momento

Para graficar el momento eléctrico desarrollado por la máquina, se utiliza una estimación simple, basada en los valores nominales de la máquina. Esta estimación se fundamenta en la relación entre la corriente activa y la corriente activa nominal, la cual es igual a la relación entre el momento y el momento nominal, si se desprecian las pérdidas de armadura, hierro y las llamadas pérdidas adicionales en la máquina.

La corriente activa corresponde a la parte real del fasor espacial de corriente. En un sistema de coordenadas orientado con el fasor espacial de tensión, como el que se usó en la Sección 4.2, esta corriente corresponde a i_d . La corriente activa nominal se obtiene de la

multiplicación de la corriente nominal (I_n) por el factor de potencia nominal (FP_n). Por otro lado, el momento nominal (T_n) se determina dividiendo la potencia mecánica nominal (P_n) por la velocidad mecánica nominal en radianes por segundo ($n_n \cdot \frac{\pi}{30}$).

La relación anteriormente mencionada se expresa en la siguiente ecuación:

$$\frac{I_{s\ act}}{I_n FP_n} = \frac{T}{T_n}, \quad (4.27)$$

donde $I_{s\ act}$ es el valor RMS de la corriente activa. Finalmente, el momento eléctrico puede estimarse según la siguiente relación utilizando los valores de placa de la máquina y el valor instantáneo de la corriente i_d :

$$T = \frac{P_n}{n_n \frac{\pi}{30} \sqrt{2} I_n FP_n} i_d \quad (4.28)$$

Para facilitar la lectura de los gráficos, el momento se normaliza con respecto al momento nominal en lugar del momento base. Esto difiere de la practica habitual en los estudios dinámicos, donde suele emplearse la normalización con respecto al momento base [11].

4.4.2. Maniobra de arranque

Esta maniobra consiste en un cambio de referencia de 0 a 1 pu de frecuencia con la máquina en vacío. En la Figura 4.44, se presentan tres curvas superpuestas, que corresponden a tres maniobras de arranque diferentes con distintos limitadores de pendiente. Aunque el *software* permite visualizar la generación de estas curvas en tiempo real, en el caso de la figura se optó por almacenar las curvas en archivos CSV (una opción disponible desde el mismo *scope* o *XY plot* de PLECS®) para generar un gráfico más atractivo y facilitar la comparación entre las diferentes curvas.




Figura 4.44: Cambio de referencia de velocidad de 0 a 1 pu con diferentes limitadores de pendiente.

En la Figura 4.44 se aprecia el efecto del limitador de pendiente en la maniobra de arranque. Además, es posible concluir que, al incrementar la pendiente máxima permitida, la trayectoria de la maniobra alcanza valores de momento más elevados. Esto es equivalente a decir que el momento dinámico durante la maniobra es mayor si se permite una rampa más grande y, por lo tanto, se logra una aceleración angular mayor y un arranque más rápido.

En las Figuras 4.45 y 4.46 se presentan las corrientes de la fase U y la velocidad del rotor durante la maniobra, con los limitadores de pendiente de 0,2 pu/s y 0,3 pu/s respectivamente.




Figura 4.45: Corriente de arranque con limitador de pendiente de 0,2 pu/s.




Figura 4.46: Corriente de arranque con limitador de pendiente de 0,3 pu/s.

Para el caso del limitador de pendiente de 0,3 pu/s se tienen amplitudes de corriente más elevadas, sobre todo en los instantes iniciales del arranque. Además, la máquina tarda aproximadamente 3 s en alcanzar la velocidad de referencia, 1,5 s menos que con el limitador de pendiente de 0,2 pu/s. No se presentó un gráfico con la corriente de arranque para el caso del limitador de 0,1 pu/s, pues la maniobra resulta demasiado lenta para registrar un oscilograma completo. La alta decimación necesaria para registrar señales de mayor duración impide capturar adecuadamente la rápida dinámica de la corriente, debido a la pérdida de resolución que la misma decimación provoca (véase la Sección 3.1.1.d).

4.4.3. Maniobras con carga

Para cargar la máquina, esta se acopla mecánicamente a través de su eje con otra máquina operada con un convertidor comercial. Dicho convertidor se configura para control de torque, lo que permite aplicar un torque de carga con referencia positiva o negativa, según se requiera.

Este proceso de carga permite evaluar el comportamiento de la estación de trabajo bajo diferentes condiciones. Al aplicar un momento de carga, es posible observar cómo varía la velocidad de la máquina como resultado de la perturbación y analizar la frecuencia de deslizamiento. Además, se pueden poner a prueba aspectos del sistema, como el disparo del circuito de frenado en régimen permanente. Además, el despliegue gráfico permite comparar cuasi en línea el comportamiento de la máquina ante cargas abruptas y graduales. A continuación, se presentan estas maniobras:

4.4.3.a. Carga progresiva y cambio de referencia con carga

Esta maniobra consiste en la aplicación progresiva de una carga, aproximadamente a 0,55 pu (utilizando como base el momento nominal). Posteriormente, se realiza un cambio de referencia en la frecuencia, pasando de 1 pu a 0,9 pu con un limitador de pendiente de 0,3 pu/s. Finalmente, se retira la carga de forma progresiva. La trayectoria en el plano velocidad-momento se presenta en la Figura 4.47.




Figura 4.47: Aplicación de carga progresiva y cambio de referencia de frecuencia con limitador de pendiente de 0,3 pu/s.

Se observa que a medida que aumenta el momento, también aumenta el deslizamiento de la máquina. Luego del cambio de referencia, el deslizamiento disminuye, a medida que se reduce la carga.

4.4.3.b. Carga violenta

Esta maniobra consiste en aplicar un escalón en la referencia del momento de carga, con el objetivo de observar la evolución dinámica del sistema ante una perturbación abrupta y de gran magnitud. Para lograr un momento de carga elevado, se reduce la frecuencia de referencia a 0,9 pu (1350 rpm). De este modo, se reduce la potencia eléctrica que debe regenerar la máquina operada por el convertidor comercial y se evitan corrientes elevadas durante el transitorio en la máquina de la estación de trabajo. Finalmente el momento de carga aplicado es de aproximadamente 0,6 pu. A continuación, en la Figura 4.48 se presenta la corriente instantánea de la fase U, el momento eléctrico desarrollado por la máquina y la velocidad de giro del rotor en función del tiempo.




Figura 4.48: Aplicación de carga abrupta con $\omega_s = 0,9$ pu.

En la Figura 4.48, se observa que, antes de la aplicación de la carga, la velocidad del rotor y la de referencia tienen el mismo valor. En estado estacionario, la amplitud de la corriente es mayor en comparación con el instante previo a la carga, y el rotor gira a una velocidad diferente de la referencia. Esto ocurre porque el esquema de control no contempla la compensación de deslizamiento. Durante el transitorio se observa una gran sobreoscilación de momento, la cual se ve reflejada en una sobrecorriente en el estator. Esto limita la magnitud del momento aplicable durante este ensayo, pues, de ser mayor, actúan las protecciones previamente configuradas.

Según la teoría, para una aproximación cuasiestacionaria de esta maniobra, la evolución de momento y velocidad, como también la envolvente de la corriente de fase, deberían tener forma exponencial, con una constante de tiempo que depende proporcionalmente del momento de inercia e inversamente proporcional a la diferencia entre las pendientes $\frac{\partial T}{\partial \omega}$ de las curvas cuasiestacionarias controladas de ambas máquinas [5]. En la Figura 4.48

se observa que a tal evolución exponencial se superponen oscilaciones de las variables, debido a la naturaleza dinámica del ensayo realizado, lo que se debe principalmente al bajo momento de inercia del conjunto de máquinas usado. Esto pone de manifiesto que esta plataforma puede usarse para demostrar con gran flexibilidad en laboratorio el comportamiento de conjuntos de máquinas con distintas características y estudiar en directo el rango de validez de las suposiciones que se realiza en la teoría.

En la Figura 4.49 se presenta la corriente instantánea de la fase U, el momento eléctrico desarrollado por la máquina y la velocidad de giro del rotor en función del tiempo durante la liberación de la carga. Es decir se cambia la referencia de momento en la carga de los 0,6 pu a 0.




Figura 4.49: Liberación de carga abrupta con $\omega_s = 0,9$ pu.

En la Figura 4.49 se observa que, al quitar el momento de carga, el rotor acelera hasta alcanzar nuevamente la velocidad sincrónica y la amplitud de la corriente se reduce.

En la Figura 4.50 se presenta la trayectoria del punto de operación en el plano velocidad-momento al aplicar y liberar la carga de forma violenta, ambas superpuestas a la curva ω/T con variación gradual de carga (cuasiestacionaria).




Figura 4.50: Trayectoria del punto de operación durante la aplicación y liberación de carga.

La curva verde es la trayectoria del punto de operación al aplicar la carga de forma violenta. Comienza en el punto de velocidad 0,9 pu con momento 0 y termina en el punto de velocidad 0,885 pu con momento 0,6 pu. Ambos puntos pertenecen a la curva azul, que corresponde a la curva de carga con velocidad sincrónica de 0,9 pu. La curva roja corresponde a la liberación de la carga. Comienza en el punto de velocidad 0,885 pu con momento 0,6 pu y termina en el punto de velocidad 0,9 pu con momento 0. Esta representación gráfica permite visualizar claramente el comportamiento del sistema ante cambios bruscos de carga y comparar con el caso cuasiestacionario.

4.4.3.c. Regeneración permanente

Este punto de operación se logra al aplicar un momento de carga negativo a la máquina de la estación de trabajo. Es decir, se aplica un momento que tienda a acelerar el rotor de la máquina, de modo que el momento eléctrico desarrollado por esta sea negativo. De esta manera, la máquina opera en régimen de freno regenerativo. En la Figura 4.51 se presenta la trayectoria desde la velocidad sincrónica (1 pu) con momento 0 hasta el punto de trabajo a una velocidad supersincrónica de aproximadamente 1,013 pu y un momento eléctrico de $-0,6$ pu. La carga se aplicó de forma progresiva hasta alcanzar aproximadamente el -100% de la referencia de momento del convertidor comercial.




Figura 4.51: Trayectoria hasta el punto de regeneración permanente.

Con la máquina operando en régimen de generador, la energía regenerada tiende a elevar la tensión del enlace de corriente continua del convertidor. Para evitar una sobretensión en el DC Link, el circuito de frenado debe activarse correctamente para que esta energía pueda ser disipada en el resistor de freno. En la Figura 4.52 se muestra el momento desarrollado por la máquina, la velocidad y la tensión del DC Link en función del tiempo, con la máquina operando en el punto de regeneración permanente.




Figura 4.52: Regeneración permanente.

En la Figura 4.52 se observa la operación de la señal de freno CHOP, la cual indica el momento en que se conecta el resistor de frenado al DC Link. Se aprecia que al desconectar el resistor, la tensión vuelve a aumentar hasta alcanzar los 620 V, momento en el cual se reconecta el resistor de frenado, lo que reduce la tensión a un valor de 550 V antes de volver a desconectarse y repetir el ciclo. Estos niveles de tensión corresponden exactamente a los ajustados en el lazo de histéresis de la señal de freno por *software* en la Sección 4.3.7.

Capítulo 5

Conclusiones

En el presente trabajo se realizó una estación de trabajo para control digital de máquinas y convertidores. Se diseñó y construyó toda la electrónica necesaria para hacer funcionar correctamente los elementos disponibles.

La programación del Launchpad se realizó dentro del Blockset de PLECS[®] al interior de MATLAB Simulink[®]. Sin embargo, la programación de todos los algoritmos utilizados se realizó exclusivamente dentro del entorno de PLECS[®]. Si bien PLECS[®] entrega una librería con soporte para la programación de controladores de la familia IC2000[®], no tiene soporte para todos los módulos necesarios para la configuración de la Interfaz Delfino. Sin embargo, con ayuda de los *C-Scripts* que ofrece dicho entorno, se logró complementar de forma efectiva los elementos faltantes en la librería.

Además, el uso de PLECS[®] abre el acceso a dos elementos que en, conjunto, añaden un enorme valor para la estación de trabajo y son los *Scopes* y el modo externo. El modo externo entrega las herramientas que se necesitan para realizar control desde la misma pantalla de PLECS[®], entregando señales de referencia y modificando parámetros en línea, mientras el Launchpad ejecuta los algoritmos programados en tiempo real. El uso de *Scopes* en el modo externo permite analizar con gran detalle, y con todas las herramientas que estos poseen, las señales digitalizadas de las mediciones, referencias e incluso cálculos de variables a partir de estas mediciones (por ejemplo el enlace de flujo, las actuaciones de los controladores, entre muchas otras posibilidades). De forma adicional, con una correcta configuración es posible visualizar y almacenar los datos de los gráficos en diversos formatos.

El desempeño de la programación en PLECS[®] se puso a prueba con la programación de dos esquemas de control, uno en lazo abierto y otro en lazo cerrado. Dichos lazos se implementaron en una combinación de bloques y código insertado con la ayuda de los *C-Scripts*. Con estos últimos, además, se programaron ensayos y referencias variables para evaluar el desempeño de los lazos de control. Finalmente se comprobó que el entorno de PLECS[®] resultó adecuado para la programación y los resultados obtenidos en desempeño y estabilidad del sistema lo ponen muy por encima de las pruebas iniciales que se hicieron en MATLAB Simulink[®] en las etapas iniciales de este trabajo. Además, el ambiente de programación y los bloques para la configuración de los módulos lo hacen mucho más

didáctico.

En cuanto al *hardware*, se diseñaron y construyeron de forma efectiva los tres módulos propuestos en este trabajo. Estos módulos fueron probados paso a paso, verificando el correcto funcionamiento de cada etapa de los circuitos. Y, finalmente, fueron sometidos a la ejecución de los algoritmos de control programados, donde se comprobó su correcto funcionamiento con los niveles de tensión nominales. Se midió el retardo de las señales de los pulsos de disparo entre el Launchpad y el circuito de disparo del convertidor y se determinó que es del orden de los 300 ns.

Se verificó que la estación de trabajo cuenta con diversas barreras de seguridad, que funcionan de forma independiente entre sí. Existen protecciones por *hardware* a nivel del módulo de interfaz del convertidor, existen protecciones por *hardware* en la interfaz Delfino y existen protecciones por *software* programadas dentro del Launchpad. La estación se diseñó con un botón de *STOP*, capaz de detener la operación en cualquier momento y un botón de *RESET* que habilita el sistema, solo si la interfaz Delfino permite esta acción.

La interfaz Delfino tiene problemas de caída de tensión en los niveles de referencia de los circuitos comparadores de los canales analógicos. Esto impide una correcta digitalización de las señales, pues las señales no quedan bien centradas con respecto a la mitad de la tensión de referencia del módulo ADC del Launchpad. Además, este problema impide una configuración con mayor precisión de los umbrales de protección. Este problema fue solucionado con la implementación de una tarjeta extra, diseñada para generar las referencias de tensión requeridas por los canales analógicos. Por último, se descarta el uso de esta interfaz con fuentes de alimentación externa, pues requiere una configuración especial en el Launchpad que deja fuera de servicio al modo externo.

En cuanto al convertidor, se detectaron errores importantes en las hojas de datos, en lo que respecta a la asignación de terminales. El más grave de estos es la incorrecta asignación de la señal que activa el circuito de freno. Por suerte, este error se detectó en un procedimiento de prueba inicial y pudo ser corregido de forma simple modificando el cable correspondiente. Estos errores se encuentran señalados en la Sección 1.1.3, donde se presentan las características del convertidor, y en el anexo B.

Los esquemas de control implementados permitieron evaluar el desempeño de las diferentes etapas de la estación de trabajo y la programación. El esquema V/f permitió verificar la correcta generación de tensiones a partir de las referencias ideales que resultan de este método. Por otro lado, el control de corriente permitió verificar el correcto funcionamiento de los circuitos de medición. A partir de los esquemas de control también se probó la medición de velocidad desde el *encoder* y el correcto funcionamiento del freno por *software*. El funcionamiento del freno por *hardware* se verificó durante las pruebas iniciales de los circuitos, donde se comprobó su correcta activación.

Respecto a las mediciones, en la etapa de calibración se contrastó con instrumentos de mayor clase y se llegó a un error relativo en las mediciones de corriente menor al 1% en ambos canales. Por otro lado, en el caso de la medición del DC Link, se logró un error relativo cercano al 1% solo a tensiones mayores de 500 V. En tensiones bajas, el error es suficiente para descartar esta medición. Además, es importante destacar que cuando

se activa alguna de las protecciones por *hardware* en la interfaz Delfino, el *offset* de las mediciones cambia momentáneamente.

Sobre el desempeño de los controladores, se puede destacar la importancia del limitador de pendiente en este tipo de estrategias de control, pues en el caso del lazo abierto del esquema V/f , se pueden producir corrientes elevadas por un cambio de referencia brusco. Mientras que, para el caso del control de corriente, a frecuencia arbitraria, un cambio brusco de referencia puede ocasionar que el rotor no sea capaz de seguir el cambio de velocidad del campo giratorio y perder la referencia. En ambos casos estos problemas se solucionan si la frecuencia varía suavemente entre referencias. En el caso del control V/f se pudo notar cierta inestabilidad en la máquina a velocidades cercanas a los 0,5 pu, que pueden atribuirse al efecto del tiempo muerto. El tiempo muerto genera momentos oscilatorios de séxtuple frecuencia que provocan inestabilidad en el sistema al operar en vacío, debido a la baja inercia.

El sistema permite realizar registro de maniobras en el plano velocidad-momento de forma cómoda. Estos registros facilitan el estudio de la trayectoria de las respuestas de los algoritmos de control ante diferentes condiciones de carga y perturbaciones. De esta manera, se puede comprender mejor el comportamiento de los algoritmos de control y de la máquina misma, lo que permite ajustes y mejoras para optimizar su desempeño en condiciones reales de operación.

La plataforma cuenta con dos *jumpers* para brindar flexibilidad al sistema. El primero de ellos permite alternar entre la señal de freno por *software* y la de *hardware*. El segundo permite la operación a baja tensión. Esto es ideal para realizar pruebas de forma segura, alimentando el convertidor con tensión reducida, en lugar de estar siempre obligado a utilizar tensión nominal. Además, la plataforma dispone de varios puntos de prueba para medir algunas señales de interés, como los pulsos de disparo.

Además de sus capacidades técnicas, es crucial destacar las posibilidades didácticas que ofrece este sistema. Por ejemplo, permite realizar demostraciones en laboratorio del comportamiento de máquinas y accionamientos eléctricos. Durante los ensayos, los estudiantes pueden observar variables en tiempo cuasi real, lo que proporciona una experiencia de aprendizaje interactiva y práctica para estudiar el rango de validez de las suposiciones teóricas. Asimismo, este sistema ofrece un entorno de programación intuitivo y flexible, que abre posibilidades para estudiar nuevos esquemas de control más complejos, técnicas de compensación de tiempo muerto, programación de estimadores u observadores de variables, estimadores de parámetros, entre muchas más.

Bibliografía

- [1] T. Instruments, “Tms320f2837xd dual-core microcontrollers: Technical reference manual,” *Texas Instruments, US*, 2019.
- [2] P. GmbH, “The Simulation Platform For Power Electronic System, TI C2000 Target Support User Manual Version 1.6,” 2023.
- [3] J. Wu, “A Basic Guide to I2C,” *Texas instruments*, 2022.
- [4] J. Holtz, “Pulsewidth modulation for electronic power conversion,” *Proceedings of the IEEE*, vol. 82, no. 8, pp. 1194–1214, 1994.
- [5] W. Leonhard, *Control of electrical drives*. Springer Science & Business Media, 2001.
- [6] G. Goodwing, S. Graebe, M. Salgado, “*Control System Design*”. ISBN: 0139586539: Prentice Hall, 2000.
- [7] D. MCU, “F28379d launchpad development kit, texas instruments,” 2019.
- [8] J. Valdez and J. Becker, “Understanding the I2C bus,” *Texas instruments*, 2015.
- [9] M. Rachid, S. Pamarti, and B. Daneshrad, “Filtering by aliasing,” *IEEE Transactions on signal processing*, vol. 61, no. 9, pp. 2319–2327, 2013.
- [10] R. F. Coughlin, F. F. Driscoll, and G. A. Flores, *Amplificadores operacionales y circuitos integrados lineales*. Prentice Hall, 1999, vol. 5.
- [11] J. Juliet, *Sistema pu para análisis de máquinas eléctricas en estado transitorio*. Departamento de Ingeniería Eléctrica, UTFSM, 2023.
- [12] A. Mora, *Control Vectorial de Máquinas de Inducción*. Departamento de Ingeniería Eléctrica, UTFSM, 2021.
- [13] D. G. Holmes and T. A. Lipo, *Pulse width modulation for power converters: principles and practice*. John Wiley & Sons, 2003, vol. 18.
- [14] P. K. Kovács, *Transient phenomena in electrical machines*. Akadémiai kiadó, 1984.
- [15] J. Holtz, “The representation of ac machine dynamics by complex signal flow graphs,” *IEEE transactions on industrial electronics*, vol. 42, no. 3, pp. 263–271, 1995.
- [16] David Barrios, “*Control digital de velocidad para un banco de pruebas, Memoria para optar al título de Ingeniero Civil Electricista*”. Departamento de Ingeniería Eléctrica, UTFSM, Abril 2007.
- [17] F. Fröhr and F. Orttenburger, *Introducción al control electrónico*. Marcombo, 1986.

Apéndice A

Calculo de lazos de histéresis para amplificadores operacionales

Este apéndice es un extracto del Capítulo 4 del texto “Amplificadores Operacionales y Circuitos Integrados Lineales” de Robert F. Coughlin [10]. Aquí se presentan los métodos para determinar lazos de histéresis utilizados en el desarrollo de este trabajo.

A.1. Comparador inversor con histéresis




Figura A.1: Comparador inversor con histéresis. Figura A.2: Lazo de histéresis de tipo in-

$$R_2 = nR_1 \quad (A.1)$$

$$V_H = V_{UT} - V_{LT} = \frac{V_{sat+} - V_{sat-}}{n + 1} \quad (A.2)$$

$$V_{ctrl} = \frac{V_{UT} + V_{LT}}{2} = \frac{n}{n + 1} V_{ref} \quad (A.3)$$

A.2. Comparador no inversor con histéresis





Figura A.3: Comparador no inversor con histéresis. Figura A.4: Lazo de histéresis de tipo no inversor.

$$R_2 = nR_1 \tag{A.4}$$

$$V_H = V_{UT} - V_{LT} = \frac{V_{sat}^+ - V_{sat}^-}{n} \tag{A.5}$$

$$V_{ctrl} = \frac{V_{UT} + V_{LT}}{2} = V_{ref} \left(1 + \frac{1}{n} \right) \tag{A.6}$$

Apéndice B

Hoja de datos convertidor SEMISTACK

SEMISTACK - IGBT



SEMITOP Stack 1)

Three-phase inverter

- SKS 22F B6U+B6CI+E1CIF 13 V12
- SK 30 GB 128
- SK 30 GAL 123
- SK 70 D 12
- P 35/260F
- SKHI 20opA
- Preliminary Data

Features

- Compact design
- Hall Effect Current Sensor
- Circuit for soft charge the capacitors
- IGBT Braking chopper
- Vce monitoring


Typical Applications

- AC Motor Control
- Elevator
- Industrial

1) Photo non- contractual



Circuit	I_{rms}	V_{ac} (V_{dc})	Types
B6CI	22	380 (750)	SKS 22F B6U+B6CI+E1CIF 13 V12

Symbol	Conditions	Values	Units
I_{rms} max	No overload; 10 kHz	22	A
$T_{amb} = 35\text{ }^{\circ}\text{C}$	150% overload, 60s every 10min (I_{ov}/I_N)	27/18	A
	200% overload, 10s every 10min (I_{ov}/I_N)	30/15	A
V_{ce} max		1200	V
f_{sw} max	Absolute maximum switching frequency	15	kHz
f_{sw} maxCsl	Advise maximum switching frequency	6	kHz
C	Type EPCOS B43303A0687	680/400	$\mu\text{F}/\text{V}$
C_{eqvt}	Equivalent capacitor bank	1360/800	$\mu\text{F}/\text{V}$
$T_{ds\%}$	Discharge time of the capacitor bank	240	s
V_{DC} max	Max DC voltage applied to capacitor bank	750	V
Rectifier		380	V_{ac}
V_{net} max	Max network voltage (line side)	-20%/+15%	
T_{vj}	Junction temperature for continous operation	-40...+125	$^{\circ}\text{C}$
T_{stg}	without requirement of reforming of capacitors	-20...+40	$^{\circ}\text{C}$
T_{amb}		-20...+55	$^{\circ}\text{C}$
V_{isol}	60Hz/1min	2500	V
w	Aprox. total weight	5.5	Kg
Cooling	Fan, DC power supply	24	V
	Current Consumption (per fan)	0.11	A
	Required air flow (per fan)	42.5	m^3/h
Losses	B6CI , Converter at P_{max} , $T_{amb} = 35\text{ }^{\circ}\text{C}$	300	W
	Efficiency	97	%
Current sensor	Hall-type LEM LAH 25-NP		
Thermal trip	normally closed	71	$^{\circ}\text{C}$
Others components	Relay Metaltex J1NAC3		
Options			
Tests	Functional Test		
	Short Circuit Test		
	Visual Inspection		
	-		



B6U+E1CIF+B6CI

SEMISTACK - IGBT



¹¹Tal como se mencionó en la Sección 1.1.3, el esquema eléctrico aquí presentado contiene un error con la asignación de los terminales 10, 11 y 12; la configuración correcta corresponde a la presentada en la Tabla 1.8.


SEMISTACK - IGBT

Connectors						
Connector Pin	Symbol	Description	Values			Units
			min.	typical	max.	
CN1:1	TOP W	Top phase W input signal		0/15 (CMOS)		V
CN1:2	ER W	Vce phase W error output signal		0/15 (CMOS)		V
CN1:3	BOT W	Bot phase W input signal		0/15 (CMOS)		V
CN1:4	GND	Ground		0		V
CN1:5	GND	Ground		0		V
CN1:6	Vin(BOT)	Break input signal		0/15 (CMOS)		V
CN1:7	+Vs	Supply voltage	14,0		15,6	V
CN1:8	+Vs	Supply voltage	14,0		15,6	V
CN1:9	GND	Ground		0		V
CN1:10	GND	Ground		0		V
CN2:1	TOP U	Top phase U input signal		0/15 (CMOS)		V
CN2:2	ER U	Vce phase U error output signal		0/15 (CMOS)		V
CN2:3	BOT U	Bot phase U input signal		0/15 (CMOS)		V
CN2:4	GND	Ground		0		V
CN2:5	TOP V	Top phase V input signal		0/15 (CMOS)		V
CN2:6	ER V	Vce phase V error output signal		0/15 (CMOS)		V
CN2:7	BOT V	Bot phase V input signal		0/15 (CMOS)		V
CN2:8	GND	Ground		0		V
CN2:9	+Vs	Supply voltage	14,0	15	15,6	V
CN2:10	+Vs	Supply voltage	14,0	15	15,6	V
CN2:11	GND	Ground		0		V
CN2:12	GND	Ground		0		V
CN2:13		NC				
CN2:14		NC				
CN3:1	+15V	Supply Voltage (positive)	14,5	15	15,5	V
CN3:2	-15V	Supply Voltage (negative)	-14,5	-15	-15,5	V
CN3:3	GND	Ground		0		V
CN3:4	HALL U	Output Hall phase U				
CN3:5	HALL V	Output Hall phase V				
CN3:6		NC				
CN3:7	GND	Ground		0		V
CN3:8	+15V	Supply Voltage (positive)	14,5	15	15,5	V
CN3:9	-15V	Supply Voltage (negative)	-14,5	-15	-15,5	V
CN3:10						
CN4:1	R	Input Phase R	176	220	253	V
CN4:2	S	Input Phase S	176	220	253	V
CN4:3	T	Input Phase T	176	220	253	V
CN4:4	(+)	Positive FAN Power Supply		24		V
CN4:5	(-)	Reference FAN Power Supply				
CN4:6		NC				
CN4:7	U	Output U Inverter Phase		220	253	V
CN4:8	V	Output V Inverter Phase		220	253	V
CN4:9	W	Output W Inverter Phase		220	253	V
CN4:10	DC(-) BRK(-)	DC Link Negative Reference and Negative Break Resistor Input				
CN4:11	BRK(+)	Positive Break Resistor Input				
CN4:12	DC(+)	DC Link Positive Reference				
K1:1		NC				
K1:2	CIS	Charge Input Signal	0	0/15	24	V
K1:3	GND	Ground		0		V
K1:4		NC				

This technical information specifies semiconductor devices but promises no characteristics. No warranty or guarantee expressed or implied is made regarding delivery, performance or suitability.

¹²Tal como se mencionó en la Sección 1.1.3, la tabla de conexiones aquí presentada contiene un error en la asignación de los terminales 5 y 6 del conector CN1; la configuración correcta corresponde a la presentada en la Tabla 1.5.

SKHI 20 opA



SEMIDRIVER®

SKHI 20opA

Preliminary Data

SEMIDRIVER®

Features

- For IGBT with V_{CES} up to 1200V
- Dual driver for half bridge IGBT modules
- May be used as two independent single drivers
- CMOS compatible input drivers
- Short circuit protection by V_{CE} monitoring with soft turn-off
- Secondary side supply under voltage protection
- Error memory, output signal with external or automatic reset
- Interlock TOP/BOTTOM
- DC BUS up to 800V

Typical Applications

- IGBT Driver for UPS, inverter drivers, welding inverter and SMPS

Absolute Maximum Ratings			
Symbol	Term	Value	Types
V_S	Supply voltage primary	18	V
V_{SS}	Supply voltage secondary	30	V
$I_{OUTPEAK}$	Output peak current	2,5	A
f_{max}	max. switching frequency	100	kHz
V_{CE}	Collector-Emitter voltage sense across the IGBT	1000	V
dv/dt	Rate of rise and fall of voltage secondary to primary side	15	kV/ μ s
V_{isoIO}	Isolation test voltage input-output (1 min. AC)	2500	Vac
R_{Cmin}	Minimum rating for R_G	7.5	Ω
T_{op}	Operating temperature	- 40... + 70	$^{\circ}$ C
T_{stg}	Storage temperature	- 40... + 85	$^{\circ}$ C



Electrical Characteristics ($T_a=25^{\circ}$ C)					
Symbol	Term	min	typ	max	Units
V_S	Supply voltage primary side	14,4	15	15,6	V
I_S	Supply current primary side			45	mA
V_{SS}	Isolated supply voltage secondary side	24	25,5	27	V
I_{SS}	Isolated supply current secondary side			20	mA
V_I	Input signal voltage (on/off)		15 / 0		V
V_{IT+}	Input threshold voltage (High)	11,0	12,4		V
V_{IT-}	Input threshold voltage (Low)		4,8	6,4	V
R_{in}	Input resistance		10		k Ω
$V_{G(on)}$	Turn-on gate voltage output		15	16	V
$V_{G(off)}$	Turn-off gate voltage output	-9	-8	-6	V
R_{GE}	Internal gate-emitter resistance		10		k Ω
$t_{d(on)O}$	Input-output turn-on propagation time	350	550	750	ns
$t_{d(off)O}$	Input-output turn-off propagation time	500	700	900	ns
t_{TD}	Top-bottom interlock dead time		4 ¹⁾		μ s
V_{CEstat}	Ref. voltage for V_{CE} monitoring	6,5	7 ²⁾	7,5	V
$t_{d(err)}$	Error input-output propagation time		0,6		μ s
$t_{pERRreset}$	Error reset time		9 ²⁾		μ s
C_{ps}	Coupling capacity primary-secondary		3		pF
w	weight		17,5		g

¹⁾ Factory adjusted; see table Jumper Settings for other values.

²⁾ For resetting the driver is necessary to turn off both pulses (top and bottom) or put reset signal low for at least 9 μ s.

³⁾ V_{CE} threshold is adjustable.

SKHI 20 opA



Jumper 1 (JP1)	Jumper 2 (JP2)	Jumper 3 (JP3)	Interlock Time t_{ID}
close	open	Close	0.25 μ s
close	open	Open	2 μ s
open	open	Close	3 μ s
open	open	Open	4 μ s
x	close	X	no interlock

The interlock circuit prevents the two IGBTs (top/bottom) to switch at the same time, and its dead time can be adjusted with the jumpers JP1 and JP3 as above. This feature can be disabled by solder bridging the pads of JP2. JP4 is not used in this version, left it open always.

SKHI 20 opA

Jumper Settings

C_{CE} e Z_{CE} are applied for adjusting the steady-state threshold and short circuit dynamic. The Vce monitoring must remain disabled for a short time period following the turn-on of the IGBT to allow the collector voltage to fall below the voltage threshold. This time is set by the C_{CE} capacitor and the voltage threshold is set by the Z_{CE} zener diode.

The disable time is calculated by the following formula:

$$t_{\text{disable}} = (68 + C_{CE}) \cdot 7 / 250 \text{ usec.} \quad (C_{CE} \text{ is in pF})$$

The voltage threshold is calculated by the following formula:

$$V_{\text{threshold}} = (7 - 1.4 \cdot V_{Zener}) \text{ V} \quad (V_{Zener} \text{ is the zener voltage})$$

Vce Setting

PIN No.	Designation	Explanation
6	RST	reset input signal (active low)
7	TP	switching signal top input (15V logic)
8	ER	error output, low=error, Max 30V/15mA
9	VS	+15V ($\pm 3\%$) voltage supply
10	GND	related earth for input signals
11	BT	switching signal bottom input (15V logic)

Primary side PIN array

PIN No.	Designation	Explanation
1	CTOP	collector output IGBT 1 (TOP)
2	GT	gate output IGBT 1 (TOP)
3	ET	emitter output IGBT 1 (TOP)
4	T11	related earth for power supply (TOP)
5	T12	Switching signal for power supply ($f_{sw}=450\text{kHz}/V_{pk}=27\text{V}$)
12	T22	Switching signal for power supply ($f_{sw}=450\text{kHz}/V_{pk}=27\text{V}$)
13	T21	related earth for power supply (BOTTOM)
14	EB	emitter output IGBT 1 (BOTTOM)
15	GB	gate output IGBT 1 (BOTTOM)
16	CBOT	collector output IGBT 1 (BOTTOM)

The driver has an internal rectifier for the power supply of the secondary sides. The power supply for secondary sides can be a square wave of maximum 450kHz (50% duty cycle) and 27V peak.


Secondary side PIN array

This technical information specifies devices but promises no characteristics. No warranty or guarantee expressed or implied is made regarding delivery, performance or suitability.

Sales Information

Code	Description	Description 2	Status
97627930	SKHI 20 opA		K

SKHI 10/12



SEMIDRIVER™

High Power IGBT Driver

SKHI 10/12

Features

- Single driver circuit for high power IGBTs
- SKHI 10/12 drives all SEMIKRON IGBTs with V_{CES} up to 1200 V (factory adjustment of V_{CES} -monitoring for 1200V-IGBT)
- CMOS/TTL (HCMOS) compatible input buffers
- Short circuit protection by V_{CE} monitoring
- Soft short circuit turn-off
- Isolation due to transformers (no opto couplers)
- Supply undervoltage monitoring (< 13 V)
- Error memory / output signal (LOW or HIGH logic)
- Internal isolated power supply

Typical Applications

- High frequency SMPS
- Braking choppers
- Asymmetrical bridges
- High power UPS

1) This current value is a function of the output load conditio
 2) This value does not consider t_{on} of IGBT and t_{MIN} adjusted by R_{CE} and C_{CE}
 3) Matched to be used with IGBTs < 100A; for higher currents, see table 2
 4) With $R_{CE} = 18 \text{ k}\Omega$, $C_{CE} = 330 \text{ pF}$; see fig. 6

Absolute Maximum Ratings		$T_a = 25^\circ\text{C}$, unless otherwise specified	
Symbol	Conditions	Values	Units
V_S	Supply voltage primary	18	V
V_{IH}	Input signal voltage (HIGH) (for 15 V and 5 V input level)	$V_S + 0,3$	V
$I_{outPEAK}$	Output peak current	± 8	A
$I_{outAVmax}$	Output average current (max.)	± 100	mA
V_{CE}	Collector emitter voltage sense	1200	V
dv/dt	Rate of rise and fall of voltage (secondary to primary side)	75	kV/ μ s
$V_{isol IO}$	Isolation test volt. IN-OUT (2 sec. AC)	2500	V
$R_{Gon min}$	minimal R_{Gon}	2,7	Ω
$R_{Goff min}$	minimal R_{Goff}	2,7	Ω
$Q_{out/pulse}$	charge per pulse	9,6	μ C
T_{op}	Operating temperature	- 25 ... + 85	$^\circ\text{C}$
T_{stg}	Storage temperature	- 25 ... + 85	$^\circ\text{C}$

Characteristics		$T_a = 25^\circ\text{C}$, unless otherwise specified			
Symbol	Conditions	min.	typ.	max.	Units
V_S	Supply voltage primary	14,4	15,0	15,6	V
I_S	Supply current (max.)		0,3 ¹⁾		A
I_{SO}	Supply current primary side (no load)		90		mA
V_{IT+}	Input threshold voltage (HIGH) for 15 V input level	12,5			V
	for 5 V input level	2,4			V
V_{IT-}	Input threshold voltage (LOW) for 15 V input level			3,6	V
	for 5 V input level			0,50	V
$V_{G(on)}$	Turn-on output gate voltage		+ 15		V
$V_{G(off)}$	Turn-off output gate voltage		- 8		V
f	Maximum operating frequency		see fig. 15		
$t_{d(on)IO}$	Input-output turn-on propagation time		1,4		μ s
$t_{d(off)IO}$	Input-output turn-off propagation time		1,4		μ s
$t_{d(terr)}$	Error input-output propagation time		1,0 ²⁾		μ s
V_{CEstat}	Reference voltage for V_{CE} monitoring		5,2 ⁴⁾		V
R_{IN}	Input resistance		10		k Ω
R_{Gon}	Internal gate resistor for ON signal		22 ³⁾		Ω
R_{Goff}	Internal gate resistor for OFF signal		22 ³⁾		Ω
C_{ps}	Primary to secondary capacitance		12		pF

This technical information specifies semiconductor devices but promises no characteristics. No warranty or guarantee expressed or implied is made regarding delivery, performance or suitability.

Block diagram SKHI10





Fig.1 The numbers refer to the description on page 4, section B.



Input connector = 14 pin flat cable according to DIN 41651

Output connector = MOLEX 41791 Series (mates with 41695 crimp terminal housing and crimp terminals 7258)

Fig.2 Dimensions (in mm) and connections of the SKHI 10

SEMIDRIVER™ SKHI 10**SEMIDRIVER™ SKHI 10/17****High Power Single IGBT Driver****General**

The intelligent single IGBT driver, SKHI10 respectively SKHI 10/17 is a standard driver for all power IGBTs on the market.

The high power output capability was designed to switch high current modules or several paralleled IGBTs even for high frequency applications. The output buffer has been improved to make it possible to switch up to 400A IGBT modules at frequencies up to 20kHz.

A new function has been added to the short circuit protection circuitry (Soft Turn Off), this automatically increases the IGBT turn off time and hence reduces the DC voltage overvoltage spikes, enabling the use of higher DC-bus voltages. This means an increase in the final output power. An integrated DC/DC converter with high galvanic isolation (4 kV) ensures that the user is protected from the high voltage (secondary side).

The power supplies for the driver may be the same as used in the control board (0/+15V) without the requirement of isolation. All information that is transmitted between input and output uses ferrite transformers, resulting in high dv/dt immunity (75kV/μs).

The driver input stage is connected directly to the control board output and due to different control board operating voltages the SKHI10's input circuit includes a user voltage level selector (+15V or +5V).

In the following only the designation SKHI 10 is used. This is valid for both driver versions. If something is to be explained special to SKHI 10/17 it will be described by marking SKHI 10/17.

A. Features and Configuration of the Driver

A short description is given below. For detailed information, please refer to section B.

- The SKHI10 has an INPUT LEVEL SELECTOR circuit which is adjusted by J1 for two different levels. It is present for CMOS (15V) level, but can be changed by the user to HCMOS (5V) level by solder bridging the pads marked J1 together. For long input cables, we do not recommend the 5V level due to possible disturbances emitted by the power side.
- The ERROR MEMORY blocks the transmission of all turn-on signals to the IGBT if either a short circuit or malfunction of V_S is detected, and sends a signal to the external control board through an open collector transistor.
- With a FERRITE TRANSFORMER the information between primary and secondary may flow in both directions and high levels of dv/dt and isolation are obtained.
- A high frequency DC/DC CONVERTER avoids the requirement of external isolated power supplies to obtain the necessary gate voltage. An isolated ferrite transformer in half-bridge configuration supplies the necessary power to the gate of the IGBT. With this

feature, we can use the same power supply used in the external control circuit, even if we are using more than one SKHI10, e.g. in H-bridge configurations.

- Short circuit protection is provided by measuring the collector-emitter voltage with a V_{CE} MONITORING circuit. An additional circuit detects the short circuit after a delay (determined by R_{CE}, C_{CE}) and decreases the turn off speed (adjusted by $R_{goff-SC}$) of the IGBT. SOFT TURN-OFF under fault conditions is necessary as it reduces the voltage overshoot and allows for a faster turn off during normal operation.
- The OUTPUT BUFFER is responsible for providing the correct current to the gate of the IGBT. If these signals do not have sufficient power, the IGBT will not switch properly, and additional losses or even the destruction of the IGBT may occur. According to the application (switching frequency and gate charge of the IGBT) the equivalent value of R_{gon} and the R_{goff} must be matched to the optimum value. This can be done by putting additional parallel resistors R_{gon}, R_{goff} with those already on the board. If only one IGBT is to be used, (instead of parallel connection) only one cable could be connected between driver and gate by soldering the two J2 areas together.

Fig.1 shows a simplified block diagram of the SKHI10 driver. Some preliminary remarks will help the understanding:

- Regulated +15V must be present between pins 8,9 (V_S) and 10,11 (\perp); an input signal (ON or OFF command to the IGBTs) from the control system is supplied to pin 2 (V_{in}) where HIGH=ON and LOW=OFF.
- Pin 5 (V_{CE}) at secondary side is normally connected to the collector of the IGBT to monitor V_{CE} , but for initial tests without connecting the IGBT it must be connected to pin 1 (E) to avoid ERROR signal and enable the output signals to be measured.
- The RESET input must be connected to 0V to enable the V_{in} signal. If it is left opened, the driver will be blocked.
- To monitor the error signal, a pull-up resistor must be provided between pin 3 (ERROR) and V_S .

B. Description of the Circuit Block Diagram (Fig. 1)

The circuit in Fig. 1 shows the input on the left and output on the right (primary/secondary).

1. Input level circuit

This circuit was designed to accept two different logic voltage levels. The standard level is +15V (factory adjusted) intended for noisy environments or when long connections ($l > 50$ cm) between the external control circuit and SKHI10 are used, where noise immunity must be considerable. For lower power, and short connections between control and driver, the TTL-HCMOS level (+5V)

can be selected by carefully soldering the small areas of J1 together, specially useful for signals coming from μ P based controllers.




Fig.3 Selecting J1 for 5V level (TTL)

When connecting the SKHI10 to a control board using short connections no special attention needs to be taken (Fig. 4a).




Fig.4a Connecting the SKHI10 with short cable




Fig.4b Connecting the SKHI10 with long cable

Otherwise, if the length is 50cm or more (we suggest to limit the cable length to about 1 meter), some care must be taken. The TTL level should be avoided and CMOS/15V is to be used instead; flat cable must have the pairs of conductors twisted or be shielded to reduce EMI/RFI susceptibility (Fig. 4b). If a shielded cable is used, it can be connected to pin 1. It is coupled to 0V through a resistor (0 Ω).

As the input impedance of the INPUT LEVEL SELECTOR circuit is very high, an internal pull-down resistor keeps the IGBT in OFF state in case the V_{in} connection is interrupted or left non connected.

2. Input buffer

This circuit enables and amplifies the input signal V_{in} to be transferred to the pulse transformer when RESET (pin 4) is LOW and also prevents spurious signals being transmitted to the secondary side.

The following overview is showing the input threshold voltages

V_{IT+} (High)	min	typ	max
15 V	9,5 V	11,0 V	12,5 V
5 V	1,8 V	2,0 V	2,4 V

V_{IT-} (Low)	min	typ	max
15 V	3,6 V	4,2 V	4,8 V
5 V	0,50 V	0,65 V	0,80 V

3. Error memory and reset signal

The ERROR memory is triggered only by following events:

- short circuit of IGBTs
- V_S undervoltage

In case of short circuit, the V_{CE} monitor sends a trigger signal (fault signal) through the impulse transformer to a FLIP-FLOP on the primary side giving the information to an open-collector transistor (pin 3), which may be connected to the external control circuit as ERROR message in HIGH logic (or LOW if J3 is short-circuited). If V_S power supply falls below 13V for more than 0,5ms, the same FLIP-FLOP is set and pin 3 is activated. For HIGH logic (default), an external R_C must be connected preferentiattly in the control main board. In this way the connection between main board and driver is also checked.

If low-logic version is used (J3 short-circuited), an internal pull-up resistor (internally connected to V_S) is provided, and the signal from more SKHI10s can be connected together to perform a wired-or-circuit.




Fig.5 Driver status information ERROR, and RESET

The ERROR signal may be disabled either by RESET=HIGH (pin4) or by switching the power supply (V_S) off. The width of the RESET pulse must be more than 5 μ s, and in case of interrupted connection an internal pull-up resistor will act.

FAULT	RESET	ERROR ¹⁾	V_{in}
no	0	0	enable
no	1	0	disable
yes	0	1	disable
yes	1	0	disable

¹⁾ default logic (HIGH); for LOW logic the signals are complementary

Table 1 ERROR signal truth table

The open-collector transistor (pin 3) may be connected through a pull-up resistor to an external (internal V_S for the "low-logic" version) voltage supply +5V...+24V, limiting the current to $I_{sink} \leq 6mA$.

4. Power supply (Vs) monitor

The supply voltage V_S is monitored. If it falls below 13V an ERROR signal is generated and the turn-on pulses for the IGB's gate are blocked.

5. Pulse transformer

It transmits the turn-on and turn-off signals to the IGBT. In the reverse direction the ERROR signal from the V_{CE} monitoring is transmitted via the same transformer. The isolation is 4 kV.

6. DC/DC converter

In the primary side of the converter, a half-bridge inverter transfers the necessary energy from V_S to the secondary of a ferrite transformer. In the secondary side, a full bridge and filters convert the high frequency signal coming from the primary to DC levels (+15V/- 8V) that are stabilised by a voltage regulator circuit.

7. Output buffer

The output buffer is supplied by the +15V/- 8V from the DC/DC converter. If the operation proceeds normally (no fault), the on- and off-signal is transmitted to the gate of an IGBT through R_{gon} and R_{goff} . The output stage has a MOSFET pair that is able to source/sink up to 8A peak current to/from the gate improving the turn-on/off time of the IGBT. Additionally, we can select I_{Rgoff} (see Fig. 2) either to discharge the gate capacitance with a voltage source (standard) or with a current source, specially design for the 1700V IGBT series (it speeds up the turn-off time of the IGBT). The present factory setting is voltage source ($I_{Rgoff} = 0\Omega$). Using the current source I_{Rgoff} , R_{goff} must be 0 Ω .




Fig.6 V_{CEref} waveform with parameters R_{CE} , C_{CE}

8. Soft turn-off

In case of short-circuit, a further circuit (SOFT TURN-OFF) increases the resistance in series with R_{goff} and turns-off the IGBT at a lower speed. This produces a smaller voltage spike (due $LSTRAY \times di/dt$) above the DC link by reducing the di/dt value. Because in short-circuit conditions the Homogeneous IGBT's peak current increases up to 8 times the nominal current (up to 10 times with Epitaxial IGBT structures), and some stray inductance is ever present in power circuits, it must fall to zero in a longer time than at normal operation. This "soft

turn-off time" can be reduced by connecting a parallel resistor $R_{goff-SC}$ (see Fig. 2) with those already on the printed circuit board.

9. V_{CE} monitoring

This circuit is responsible for short-circuit sensing. Due to the direct measurement of V_{CEstat} on the IGBT's collector, it blocks the output buffer (through the soft turn-off circuit) in case of short-circuit and sends a signal to the ERROR memory on the primary side. The recognition of which V_{CE} level must be considered as a short circuit event, is adjusted by R_{CE} and C_{CE} (see Fig. 2), and it depends of the IGBT used. Typical values $R_{CE} = 18k\Omega$ and $C_{CE} = 330 pF$ for SKHI 10 are delivered from factory (Fig. 6, curve 2). Using SKHI 10/17 the driver will be delivered with $R_{CE} = 36 k\Omega$ and $C_{CE} = 470 pF$ from factory.

The V_{CEref} is not static but a dynamic reference which has an exponential shape starting at about 15V and decreases to V_{CEstat} ($5V \leq V_{CEstat} \leq 10V$ determined by R_{CE}), with a time constant τ ($0,5 \mu s \leq \tau \leq 1ms$ controlled by C_{CE}). The V_{CEstat} must be adjusted to remain above V_{CEsat} in normal operation (the IGBT is already in full saturation).

To avoid a false failure indication when the IGBT just starts to conduct (V_{CEsat} value is still too high) some decay time must be provided for the V_{CEref} . As the V_{CE} signal is internally limited at 10V, the decay time of V_{CEref} must reach this level after V_{CE} or a failure indication will occur (see Fig.6, curve 1). A t_{min} is defined as function of V_{CEstat} and τ to find out the best choice for R_{CE} and V_{CE} (see Fig.6, curve 2). The time the IGBT come to the 10V (represented by a "□" in Fig. 6) depends on the IGBT itself and R_{gon} used.

The R_{CE} and C_{CE} values can be found from Fig. 7 by taking the V_{CEstat} and t_{min} as input values with following remarks:

- $R_{CE} > 10K\Omega$
- $C_{CE} < 2,7nF$

Attention! If this function is not used, for example during the experimental phase, the V_{CE} MONITORING must be connected with the EMITTER output to avoid possible fault indication and consequent gate signal blocking.

10. R_{gon} , R_{goff}

These two resistors are responsible for the switching speed of each IGBT. As an IGBT has input capacitance (varying during the switching time) which must be charged and discharged, both resistors will dictate what time must be taken to do this. The final value of resistance is difficult to predict, because it depends on many parameters, as follows:

- DC-link voltage
- stray inductance of the circuit
- switching frequency
- type of IGBT




Fig.7a t_{min} as function of R_{CE} and C_{CE}




Fig.7b V_{CEstat} as function of R_{CE}

C. Operating Procedure

1. One IGBT connection

To realize the correct switching and short-circuit monitoring of one IGBT some additional external components must be used (Fig.8).

The driver is delivered with four R_g resistors (43Ω). This value can be reduced to use the driver with bigger modules or higher frequencies/lower voltages, by putting additional resistors in parallel to the existing ones.

The outputs G_{on} and G_{off} were previewed to connect the driver with more than one IGBT (paralleling). In that case we need both signals ON/OFF separately to connect additional external resistors R_{gon} and R_{goff} for each IGBT. If only one IGBT is to be used, we suggest to connect both points together through J2 (see Fig. 1 and 2). This can be done by soldering the two small pads together, which saves one external connection.

Typical component values: *)

SK-IGBT-Module	R_{Gon} Ω	R_{Goff} Ω	C_{CE} pF	R_{CE} kW	I_{Rgoff} Ω
SKM 75GAL123D	22	22	330	18	0
SKM 100GAL(R)123D	15	15	330	18	0
SKM 150GAL(R)123D	12	12	330	18	0
SKM 200GA(L/R)123D	10	10	330	18	0
SKM 300GA(L/R)123D	8,2	8,2	330	18	0
SKM 400GA123D	6,8	6,8	330	18	0
SKM 500GA123D	5,6	5,6	330	18	0

Table 2a 1200V IGBT @ DC-link < 700V




Fig. 8 Preferred standard circuit

SK-IGBT-Module	R_{Gon} Ω	R_{Goff} Ω	C_{CE} pF	R_{CE} kW	I_{Rgoff} Ω
SKM 200GAL173D	8,2	8,2	470	36	0
SKM 300GA173D	6,8	6,8	470	36	0
SKM 400GA173	5,6	5,6	470	36	0

Table 2b 1700V IGBT @ DC-link < 1000V

*) Only starting values, for final optimization.

The adjustment of R_{goffSC} (factory adjusted $R_{goffSC} = 22 \Omega$) should be done observing the overvoltages at the module in case of short circuit. When having a low inductive DC-link the module can be switched off faster.

The values shown should be considered as standard values for a mechanical/electrical assembly, with acceptable stray inductance level, using only one IGBT per SKH10 driver. The final optimized value can be found only by measuring.

2. Paralleling IGBTs

The parallel connection is recommended only by using IGBTs with homogeneous structure (IGHT), that have a positive temperature coefficient resulting in a perfect




Fig. 9 Preferred circuit for paralleled IGBT's

current sharing without any external auxiliary element. After all some care must be considered to reach an optimized circuit and to obtain the total performance of the IGBT (Fig. 9). The IGBT's must have independent values of R_{gon} and R_{goff} . An auxiliary emitter resistor R_e as well as an auxiliary collector resistor R_c must also be used.

The external resistors R_{gonx} , R_{goffx} , R_{ex} and R_{cx} should be mounted on an additional circuit board near the paralleled modules, and the R_{gon}/R_{goff} on the driver should be changed to zero ohms.

The R_{ex} assumes a value of $0,5\Omega$ and its function is to compensate the wiring resistance in the auxiliary emitters what could make the emitter voltage against ground unbalanced.

The R_{cx} assumes a value of 47Ω and its function is to create an average value of V_{CEsat} in case of short circuit for V_{CE} monitoring.

The Mechanical assembly of the power circuit must be symmetrical and low inductive.

The maximum recommended gate charge is $9,6\mu C$. See als Fig.14.




Fig. 10 Input and output voltage propagation time




Fig. 11 Output voltage (V_{GE}) and output current (I_G)




Fig. 12 Short-circuit and ERROR propagation time worst-case (V_{in} with SC already present)

D. Signal Waveforms

The following signal waveforms were measured under the conditions below:

- $V_S = 15\text{ V}$
- $T_{amb} = 25\text{ °C}$
- load = SKM150GAL161D
- $R_{CE} = 18\text{ k}\Omega$
- $C_{CE} = 330\text{ pF}$
- $U_{DC} = 1200\text{ V}$
- $I_C = 100\text{ A}$

All results are typical values if not otherwise specified.

The limit frequency of SKH10 depends on the gate charge connected in this output pins.




Fig.13 Effect of R_{goff} -SC in short - circuit




Fig.14 Maximum operating frequency x gate charge

If small IGBT modules are used, the frequency could theoretically reach 100kHz. For bigger modules or even paralleled modules, the maximum frequency must be determinate (Fig. 14). Q_G is the total equivalent gate charge connected to the output of the driver. The maximum allowed value is limited ($9,6\mu\text{C}$), and depends on the output internal capacitance connected to the power supply (energy storage capacitance).

E. Application / Handling

1. The CMOS inputs of the driver are extremely sensitive to overvoltage. Voltages higher than ($V_S + 0,3\text{ V}$) or under $- 0,3\text{ V}$ may destroy these inputs.


Therefore the following safety requirements are to be observed:

- To make sure that the control signals do not comprise overvoltages exceeding the above values.
- Protection against static discharges during handling. As long as the hybrid driver is not completely assembled the input terminals must be short circuited. Persons working with CMOS devices should wear a grounded bracelet. Any floor coverings must not be chargeable. For transportation the input terminals must be short circuited using, for example, conductive rubber. Places of work must be grounded. The same foam requirements apply to the IGBTs.
- 2. The connecting leads between the driver and the power module must be as short as possible, and should be twisted.
- 3. Any parasitic inductance should be minimized. Overvoltages may be damped by C or RCD snubber networks between the main terminals [3] = C1 (+) and [2] = E2 (-) of the power module.
- 4. When first operating a newly developed circuit, low collector voltage and load current should be used in the beginning. These values should be increased gradually, observing the turn-off behavior of the free-wheeling diodes and the turn-off voltage spikes across the IGBT by means of an oscilloscope. Also the case temperature of the power module should be monitored. When the circuit works correctly, short circuit tests can be made, starting again with low collector voltage.
- 5. It is important to feed any ERROR back to the control circuit to switch the equipment off immediately in such events. Repeated turn-on of the IGBT into a short circuit, with a frequency of several kHz, may destroy the device.

For further details ask SEMIKRON

Nr.11224040

SK30GBB066T



SEMITOP® 3

IGBT Module

SK30GBB066T

Target Data


Features

- Compact design
- One screw mounting
- Heat transfer and isolation through direct copper bonded aluminium oxide ceramic (DCB)
- Trench IGBT technology
- CAL HD technology FWD
- Integrated NTC temperature sensor

Typical Applications*

Remarks

- $V_{isol} = 3000V$ AC, 50Hz, 1s




GBB-T

Absolute Maximum Ratings		$T_s = 25\text{ }^\circ\text{C}$, unless otherwise specified	
Symbol	Conditions	Values	Units
IGBT			
V_{CES}	$T_j = 25\text{ }^\circ\text{C}$	600	V
I_C	$T_j = 175\text{ }^\circ\text{C}$	$T_s = 25\text{ }^\circ\text{C}$	40
		$T_s = 70\text{ }^\circ\text{C}$	31
I_{CRM}	$I_{CRM} = 2 \times I_{Cnom}$	60	A
V_{GES}		± 20	V
t_{psc}	$V_{CC} = 360\text{ V}; V_{GE} \leq 20\text{ V}; V_{CES} < 600\text{ V}; T_j = 150\text{ }^\circ\text{C}$	6	μs
Inverse Diode			
I_F	$T_j = 175\text{ }^\circ\text{C}$	$T_s = 25\text{ }^\circ\text{C}$	36
		$T_s = 70\text{ }^\circ\text{C}$	28
I_{FRM}	$I_{FRM} = 2 \times I_{Fnom}$	60	A
I_{FSM}	$t_p = 10\text{ ms}; \text{half sine wave}; T_j = 150\text{ }^\circ\text{C}$	160	A
Module			
$I_{T(RMS)}$			A
T_{vj}		-40 ... +175	$^\circ\text{C}$
T_{stg}		-40 ... +125	$^\circ\text{C}$
V_{isol}	AC, 1 min.	2500	V

Characteristics		$T_s = 25\text{ }^\circ\text{C}$, unless otherwise specified			
Symbol	Conditions	min.	typ.	max.	Units
IGBT					
$V_{GE(th)}$	$V_{GE} = V_{CE}; I_C = 0,43\text{ mA}$	5	5,8	6,5	V
I_{CES}	$V_{GE} = 0\text{ V}; V_{CE} = V_{CES}; T_j = 25\text{ }^\circ\text{C}$			0,0016	mA
					mA
I_{GES}	$V_{CE} = 0\text{ V}; V_{GE} = 20\text{ V}; T_j = 25\text{ }^\circ\text{C}$			300	nA
					nA
V_{CE0}		$T_j = 25\text{ }^\circ\text{C}$	0,9	1,1	V
		$T_j = 150\text{ }^\circ\text{C}$	0,8	1	V
r_{CE}	$V_{GE} = 15\text{ V}$	$T_j = 25\text{ }^\circ\text{C}$	18,3	25	$\text{m}\Omega$
		$T_j = 150\text{ }^\circ\text{C}$	28	35	$\text{m}\Omega$
$V_{CE(sat)}$	$I_{Cnom} = 30\text{ A}; V_{GE} = 15\text{ V}; T_j = 25\text{ }^\circ\text{C}_{chiplev.}$		1,45	1,85	V
		$T_j = 125\text{ }^\circ\text{C}_{chiplev.}$	1,65	2,05	V
C_{ies}	$V_{CE} = 25\text{ V}; V_{GE} = 0\text{ V}; f = 1\text{ MHz}$		1,63		nF
C_{oes}			0,11		nF
C_{res}			0,05		nF
Q_G	$V_{GE} = -7V...+15V$		275		nC
$t_{d(on)}$	$R_{Gon} = 25\text{ }\Omega; di/dt = 2335\text{ A}/\mu\text{s}; V_{CC} = 300V; I_C = 30A$		24		ns
t_r			27		ns
E_{on}			0,97		mJ
$t_{d(off)}$	$R_{Goff} = 25\text{ }\Omega; di/dt = 2335\text{ A}/\mu\text{s}; T_j = 150\text{ }^\circ\text{C}; V_{GE} = -7/+15V$		328		ns
			54		ns
E_{off}			1,77		mJ
$R_{th(j-s)}$	per IGBT		1,65		K/W

SK30GBB066T



SEMITOP® 3

IGBT Module

SK30GBB066T

Target Data


Features

- Compact design
- One screw mounting
- Heat transfer and isolation through direct copper bonded aluminium oxide ceramic (DCB)
- Trench IGBT technology
- CAL HD technology FWD
- Integrated NTC temperature sensor

Typical Applications*

Remarks

- $V_{isol} = 3000V$ AC, 50Hz, 1s



GBB-T

Characteristics					
Symbol	Conditions	min.	typ.	max.	Units
Inverse Diode					
$V_F = V_{EC}$	$I_{Nom} = 30 A; V_{GE} = 0 V$	$T_j = 25 ^\circ C_{chiplev.}$	1,45	1,7	V
		$T_j = 150 ^\circ C_{chiplev.}$	1,45	1,7	V
V_{F0}		$T_j = 25 ^\circ C$	1	1,1	V
		$T_j = 150 ^\circ C$	0,9	1	V
r_F		$T_j = 25 ^\circ C$	15	20	mΩ
		$T_j = 150 ^\circ C$	18	23,3	mΩ
I_{RRM}	$I_F = 30 A$		30		A
Q_{rr}	$di/dt = 2335 A/\mu s$		1,6		μC
E_{rr}	$V_{CC} = 300V$		0,26		mJ
$R_{th(j-s)D}$	per diode		2,1		K/W
M_s	to heat sink	2,25		2,5	Nm
w			30		g
Temperature sensor					
R_{100}	$T_s = 100^\circ C (R_{25} = 5k\Omega)$		493±5%		Ω

This is an electrostatic discharge sensitive device (ESDS), international standard IEC 60747-1, Chapter IX.

* The specifications of our components may not be considered as an assurance of component characteristics. Components have to be tested for the respective application. Adjustments may be necessary. The use of SEMIKRON products in life support appliances and systems is subject to prior specification and written approval by SEMIKRON. We therefore strongly recommend prior consultation of our personal.

SK30GBB066T




Fig. 1 Typ. output characteristic, inclusive $R_{CC}+EE$.




Fig. 2 Rated current vs. temperature $I_C = f(T_C)$




Fig. 3 Typ. turn-on /-off energy = $f(I_C)$




Fig. 4 Typ. turn-on /-off energy = $f(R_G)$








Fig. 6 Typ. gate charge characteristic


SK30GBB066T



SK30GBB066T




Case T98 (Suggested hole diameter, in the PCB, for solder pins and plastic mounting pins: 2mm)



Case T 98 GBB-T

SK 30 GB 123



SEMISTOP® 2

IGBT Module

SK 30 GB 123

SK 30 GAL 123

SK 30 GAR 123

Preliminary Data

Features


- Compact design
- One screw mounting
- Heat transfer and isolation through direct copper bonding aluminium oxide ceramic (DBC)
- High short circuit capability
- N channel, homogeneous silicon structure (NPT= Non punch-through IGBT)
- Low tail current with low temperature dependance

Typical Applications







- Switching (not for linear use)
- Inverter
- Switched mode power supplies
- UPS

Absolute Maximum Ratings		$T_s = 25\text{ }^\circ\text{C}$, unless otherwise specified	
Symbol	Conditions	Values	Units
IGBT			
V_{CES}		1200	V
V_{GES}		± 20	V
I_C	$T_s = 25\text{ (80) }^\circ\text{C}$;	33 (22)	A
I_{CM}	$t_p < 1\text{ ms}$; $T_s = 25\text{ (80) }^\circ\text{C}$;	66 (44)	A
T_j		-40 ... +150	$^\circ\text{C}$
Inverse/Freewheeling CAL diode			
I_F	$T_s = 25\text{ (80) }^\circ\text{C}$;	37 (25)	A
$I_{FM} = -I_{CM}$	$t_p < 1\text{ ms}$; $T_s = 25\text{ (80) }^\circ\text{C}$;	74 (50)	A
T_j		-40 ... +150	$^\circ\text{C}$
T_{stg}		-40 ... +125	$^\circ\text{C}$
T_{sol}	Terminals, 10 s	260	$^\circ\text{C}$
V_{isol}	AC 50 Hz, r.m.s. 1 min. / 1 s	2500 / 3000	V

Characteristics		$T_s = 25\text{ }^\circ\text{C}$, unless otherwise specified			
Symbol	Conditions	min.	typ.	max.	Units
IGBT					
$V_{CE(sat)}$	$I_C = 25\text{ A}$, $T_j = 25\text{ (125) }^\circ\text{C}$		2,5 (3,1)	3 (3,7)	V
$V_{GE(th)}$	$V_{CE} = V_{GE}$; $I_C = 0,001\text{ A}$	4,5	5,5	6,5	V
C_{ies}	$V_{CE} = 25\text{ V}$; $V_{GE} = 0\text{ V}$; 1 MHz		1,65		nF
$R_{th(j-s)}$	per IGBT per module			1	K/W K/W
$t_{d(on)}$	under following conditions: $V_{CC} = 600\text{ V}$, $V_{GE} = \pm 15\text{ V}$		40		ns
t_r	$I_C = 25\text{ A}$, $T_j = 125\text{ }^\circ\text{C}$		45		ns
$t_{d(off)}$	$R_{Gon} = R_{Goff} = 25\text{ }^\circ\Omega$		300		ns
t_f			45		ns
$E_{on} + E_{off}$	Inductive load		6,1		mJ
Inverse/Freewheeling CAL diode					
$V_F = V_{EC}$	$I_F = 25\text{ A}$; $T_j = 25\text{ (125) }^\circ\text{C}$		2 (1,8)	2,5 (2,3)	V
$V_{(TO)}$	$T_j = (125)\text{ }^\circ\text{C}$		(1)	(1,2)	V
r_T	$T_j = (125)\text{ }^\circ\text{C}$		(32)	(44)	m Ω
$R_{th(j-s)}$				1,2	K/W
I_{RRM}	under following conditions: $I_F = 22\text{ A}$; $V_R = 600\text{ V}$		25		A
Q_{rr}	$di_p/dt = -500\text{ A}/\mu\text{s}$		4,5		μC
E_{off}	$V_{GE} = 0\text{ V}$; $T_j = 125\text{ }^\circ\text{C}$		1		mJ
Mechanical data					
M1	mounting torque			2	Nm
w			19		g
Case	SEMISTOP® 2		T 8		



SK 30 GB 123



SK 30 GB 123




Fig.11 Typ. switching times vs. I_C




Fig.12 Typ. switching times vs. gate resistor R_G





Fig.13 Diode turn-off energy dissipation per pulse



This is an electrostatic discharge sensitive device (ESDS), international standard IEC 60747-1, Chapter IX.

This technical information specifies semiconductor devices but promises no characteristics. No warranty or guarantee expressed or implied is made regarding delivery, performance or suitability.



Current Transducer LAH 25-NP

For the electronic measurement of currents: DC, AC, pulsed..., with galvanic separation between the primary circuit and the secondary circuit.

$$I_{PN} = 8-12-25 A$$



cRU[®] us R[®]HS



Electrical data

I_{PN}	Primary nominal RMS current	25	At
I_{PM}	Primary current, measuring range ¹⁾	0 ... ±55	At
R_M	Measuring resistance @ ²⁾	$T_A = 70\text{ °C}$	$T_A = 85\text{ °C}$
		$R_{M\min} R_{M\max}$	$R_{M\min} R_{M\max}$
	with ±12 V	@ I_{PN} [±At DC]	0 284 0 280 Ω
		@ I_{PN} [At RMS] ³⁾	0 182 0 178 Ω
	with ±15 V	@ I_{PN} [±At DC]	67 398 70 394 Ω
		@ I_{PN} [At RMS] ³⁾	67 263 70 259 Ω
		@ $I_p < I_{PN}$ ⁴⁾	
I_{SN}	Secondary nominal RMS current	25	mA
K_N	Conversion ratio	1-2-3 : 1000	
U_C	Supply voltage (±5 %)	±12 ... 15	V
I_C	Current consumption	10 (@ ±15 V) + I_S	mA

Accuracy - Dynamic performance data

X	Accuracy ⁵⁾ @ $I_{PN}, T_A = 25\text{ °C}$	±0.3	%
ϵ_L	Linearity error	< 0.2	%
		Typ	Max
I_O	Offset current @ $I_p = 0, T_A = 25\text{ °C}$		±0.15
I_{OM}	Magnetic offset current @ $I_p = 0$, and specified R_M , after an overload of $5 \times I_{PN}$	±0.20	±0.25
I_{OT}	Temperature variation of I_O 0 °C ... +70 °C	±0.10	±0.60
	-25 °C ... +85 °C	±0.10	±0.70
t_{ra}	Reaction time to 10 % of I_{PN}	< 200	ns
t_r	Step response time ⁶⁾ to 90 % of I_{PN}	< 500	ns
BW	Frequency bandwidth (-1 dB)	DC ... 200	kHz

General data

T_A	Ambient operating temperature	-25 ... +85	°C
T_S	Ambient storage temperature	-40 ... +90	°C
R_S	Resistance of secondary winding @ $T_A = 70\text{ °C}$	72	Ω
	@ $T_A = 85\text{ °C}$	76	Ω
m	Mass	20	g
	Standards	EN 50178: 1997	

- Notes: ¹⁾ During 10 s, with $R_M \leq 109\text{ Ω}$ ($U_C = \pm 15\text{ V}$)
²⁾ Calculation of $R_{M\min}$ with the maximum power of the transistors = 0.307 W @ 70 °C and the maximum power of the transistors = 0.302 W @ 85 °C
³⁾ Sinusoidal wave 50 Hz
⁴⁾ The minimum measuring resistance R_M may be lower (see "LAH technical information" leaflet)
⁵⁾ Without I_O & I_{OM}
⁶⁾ With a di/dt of 100 A/μs.

Features

- Closed loop (compensated) multi-range current transducer using the Hall effect
- Printed circuit board mounting
- Insulating plastic case recognized according to UL 94-V0.

Advantages

- Excellent accuracy
- Very good linearity
- Low temperature drift
- Optimized response time
- No insertion losses
- High immunity to external interference
- Current overload capability.

Applications

- AC variable speed drives and servo motor drives
- Static converters for DC motor drives
- Battery supplied applications
- Uninterruptible Power Supplies (UPS)
- Switched Mode Power Supplies (SMPS)
- Power supplies for welding applications.

Application domain

- Industrial.



Current Transducer LAH 25-NP

Insulation coordination

U_d	RMS voltage for AC insulation test, 50 Hz, 1 min	5	kV
\hat{U}_w	Impulse withstand voltage 1.2/50 μ s	12	kV
U_e	Partial discharge extinction RMS voltage @10 pC	> 2 Min	kV
d_{cp}	Creepage distance ¹⁾	12	mm
d_{cl}	Clearance ¹⁾	12	mm
CTI	Comparative tracking index (group IIIa)	175	

Note: ¹⁾On PCB with soldering pattern UTEC93-703.

Applications examples

According to EN 50178 and IEC 61010-1 standards and following conditions:

- Over voltage category OV 3
- Pollution degree PD2
- Non-uniform field

	EN 50178	IEC 61010-1
$d_{cp}, d_{cl}, \hat{U}_w$	Rated insulation voltage	Nominal voltage
Basic insulation	1000 V	1000 V
Reinforced insulation	500 V	500 V

Safety

This transducer must be used in limited-energy secondary circuits according to IEC 61010-1.



This transducer must be used in electric/electronic equipment with respect to applicable standards and safety requirements in accordance with the manufacturer's operating instructions.




Caution, risk of electrical shock

When operating the transducer, certain parts of the module can carry hazardous voltage (e.g. primary busbar, power supply). Ignoring this warning can lead to injury and/or cause serious damage.

This transducer is a build-in device, whose conducting parts must be inaccessible after installation. A protective housing or additional shield could be used. Main supply must be able to be disconnected.



Dimensions LAH 25-NP (in mm)



Number of primary turns	Primary current nominal I_{pN} [A]	Primary current maximum I_p [A]	Nominal output current I_{sN} [mA]	Turns ratio K_n	Primary resistance R_p [mΩ]	Primary insertion inductance L_p [μH]	Recommended PCB connections
1	25	55	25	1 : 1000	0.18	0.012	
2	12	27	24	2 : 1000	0.81	0.054	
3	8	18	24	3 : 1000	1.62	0.110	

Mechanical characteristics

- General tolerance ± 0.2 mm
- Fastening & connection of primary Recommended PCB hole 6 pins 1 mm × 0.8 mm 1.5 mm
- Fastening & connection of secondary Recommended PCB hole 3 pins 0.7 mm × 0.6 mm 1.2 mm

Remarks

- I_s is positive when I_p flows from terminals 1, 2, 3 (IN) to terminals 6, 5, 4 (OUT).
- The jumper temperature and PCB should not exceed 100 °C.
- This is a standard model. For different versions (supply voltages, turns ratio, unidirectional measurements...), please contact us.

Apéndice C

Hoja de datos LAUNCHXL-F28379D




Figure 1. LAUNCHXL-F28379D Board Overview

2 Kit Contents

The LAUNCHXL-F28379D LaunchPad kit includes the following items:

- C2000 Delfino LaunchPad Board (LAUNCHXL-F28379D)
- Mini USB-B Cable, 0.5m
- Quick Start Guide

2.1 Revisions

The first production revision of the LAUNCHXL-F28379D in 2016 was Revision 1.1. In late 2017 the LAUNCHXL-F28379D revision changed from 1.1 to 2.0 to fix various issues and make improvements to the design.

All Revisions:

- Resistor R7 in the oscillator circuit is incorrectly placed or should not be installed. This resistor may impact startup time or robustness of the clocking circuit over the full operating range of the MCU or different physical layouts of this circuit. The probability is low that this resistor will have any impact on the functionality of this EVM as is not intended to be operated outside of Standard Temperature and Pressure in a lab or prototype environment. Do not use this circuit as reference. Follow the requirements for the Oscillator schematic as documented in the MCU Datasheet.
- The SCIA pins routed to the XDS100 v2 are not valid SCI boot mode pins. In addition, the other bootable SCI pins are not routed to any external connector. In other words, this LaunchPad is not capable of using the Boot to SCI boot mode. The [TMDSCNCD28379D](#) can be used to evaluate this feature.

Revision 1.1:

- ADCINA2 is shorted to VREFHIB. It is recommended that users avoid using the ADCINA2 channel.
- The VIN+ signal of component U1 may be shorted to ADCINB4 and/or ADCINC4 due to variance in manufacturing tolerances. No issues have been reported, but the clearances violate manufacturing rules and a short may occur.
- The silkscreen for the ADC channels on J3 and J7 are mixed up and some may be incorrect. Reference the schematic for the proper pin positions.



5.1 ADC Resolution

The F28379D has 4 independent 16-bit/12-bit ADCs. The resolution of each ADC is SW selectable. ADCA, ADCB, and ADCC are all routed to the BoosterPack headers for use with different booster packs. Most BoosterPacks will use the ADC in 12-bit mode which supports Single Ended (SE) inputs. ADCD has been routed to a special side connector with ability to drive through a differential amplifier to support 16-bit mode with Differential Ended (DE) inputs.

5.2 Power Domain

The LaunchPad has several different power domains to enable JTAG Isolation. Jumpers JP1, JP2, JP3 control JTAG Isolation, supply GND, 3.3 V and 5 V to the rest of the board. There are also other jumpers that provide different methods for powering the device.

Table 1 describes the different methods by which 3.3 V can be supplied to the device. It can be derived from USB in configuration 1. Here, the on-board regulator steps the 5 V from the USB port down to 3.3 V to be used by the XDS100v2 debug probe as well as connected to the device side of the LaunchPad through JP1. Configuration 1 is a non-isolated configuration. Alternately, in configuration 2 the debugger and USB connection are isolated from the device. The 3.3 V source must be provided externally through the BoosterPack headers or through J10.

Table 1. Supplying the LaunchPad With 3.3 V

Configuration	JP1	JP2	USB	External 3.3 V	JTAG/USB Isolation Status
1	Yes	Yes	Yes	No	Not Isolated
2	No	No	Don't Care	Yes	Isolated

The LaunchPad also has a 5 V power rail. It can be supplied directly from the USB (not isolated) generated from a 3.3 V to 5 V step-up regulator through JP6, or supplied externally through the BoosterPack Headers or J16. Table 2 describes these various configurations.

The debug probe and USB are not isolated in configuration 1 since JP2 and JP3 are connected. The 5 V supply is coming from the USB directly to the device side of the LaunchPad and can be used to power other devices connected to the BoosterPack headers. In this configuration, do not connect JP6 as there may be contention between the 5 V from the USB (JP3) and the 5 V from the on-board step-up regulator, U12.

Configuration 2 is an isolated configuration where 3.3 V is supplied any way other than through JP1. In this configuration, JP6 is connected allowing the 3.3 V to be stepped up to 5 V with the on-board step-up regulator, U12. In this configuration ensure that no other 5 V source is connected to the BoosterPack headers or through J16.

Configuration 3 is another isolated configuration since JP2 and JP3 are not connected. With JP6 disconnected, 5 V must be supplied through an external connection on the BoosterPack headers or J16. Notice that this configuration does not rely on the 3.3 V supply being powered to provide the 5 V. To supply 3.3 V to the device in an isolated configuration, see Table 1.

Table 2. Supplying the LaunchPad With 5 V

Configuration	JP2	JP3	JP6	External 5 V	USB	JTAG/USB Isolation Status
1	Yes	Yes	No	No	Yes	Not Isolated
2	No	No	Yes	No	Don't Care	Isolated
3	No	No	No	Yes	Don't Care	Isolated



5.3 Boot Mode Selection

The LaunchPad's F28379D device includes a boot ROM that performs some basic start-up checks and allows for the device to boot in many different ways. Most users will either want to perform an emulation boot or a boot to flash (if they are running the application standalone). Switch S1 has been provided to allow users to easily configure the pins that the bootROM checks to make this decision. The positions on S1 correspond to those shown in [Table 3](#).

Table 3. Positions of Signals Present on Switch S1

Positions	Function
1	GPIO84
2	GPIO72
3	TRSTn

Keep in mind that the debug probe does not connect if the device is not in the emulation boot mode (TRST switch in the UP-1 position). More information about boot mode selection can be found in the *Boot ROM* section of the [TMS320F2837xD Dual-Core Delfino Microcontrollers Technical Reference Manual](#).

5.4 Connecting a BoosterPack

The F2837xD LaunchPad is the perfect experimenter board to start hardware development with the F2837xD devices. All of the connectors are aligned in a 0.1-in (2.54-mm) grid to allow easy and inexpensive development of add on boards called BoosterPacks. These satellite boards can access all of the GPIO and analog signals. The pinout of the connectors can be found in [Section 5](#).

5.5 GPIO Routing Between BoosterPack and I/O Expansion Headers

This LaunchPad has a high-density connector (J9) on the backside of the board. This connector provides for an IO expansion board to be connected. Many of the EMIF1 signals are available as well as SPI and I2C. Some of the signals present on J9 are also available on the BoosterPack expansion headers.

On Revision 1.x LaunchPads, only two signals were dual-mapped to both J9 and the BoosterPack Headers, GPIO40 and GPIO41. To select the destination, the three-position jumpers, J11 and J13, could be adjusted accordingly. Placing the jumper between position 1 and position 2 will route the signal to J9. Placing the jumper between position 2 and position 3 will route the signal to the BoosterPack headers.

On revision 2.0 LaunchPads, in addition to GPIO40 and GPIO41, four more signals may be routed to either the BoosterPack headers or J9 independently, or may be connected to both based on the placement of 0Ω resistors. By default, the signals are only routed to the BoosterPack headers for alignment with the BoosterPack standards. [Table 4](#) provides the mapping for each signal and which resistors populate in order to route the signal as desired. Refer to the schematic at the end of this document in [Section 6.2](#), or located in the C2000Ware directory.

Table 4. Revision 2.0: Resistor Selection for Routing Dual-Mapped Signals

GPIO	Route to BoosterPack Headers	Route to J9 Header
GPIO29	R75	R76
GPIO40	R67	R68
GPIO41	R69	R70
GPIO52	R77	R78
GPIO104	R71	R72
GPIO105	R73	R74



6 LAUNCHXL-F28379D Hardware

6.1 Device Pin Out

Table 5 through Table 8 lists the pin out and pin mux options for the C2000 LaunchPad. Additional muxing options are available and can be found in the [TMS320F2837xD Dual-Core Delfino™ Microcontrollers Data Manual](#).

Table 5. F28379D LaunchPad Pin Out and Pin Mux Options - J1, J3

X	Mux Value			J1 Pin	J3 Pin	Mux Value			
	2	1	0			0	Alt Function	2	X
			3.3V	1	21	5V			
			GPIO32	2	22	GND			
	SCIRXDB		GPIO19	3	23	ADCIN14	CMPIN4P		
	SCITXDB		GPIO18	4	24	ADCINC3	CMPIN6N		
			GPIO67	5	25	ADCINB3	CMPIN3N		
			GPIO111	6	26	ADCINA3	CMPIN1N		
SPICLKA ⁽¹⁾			GPIO60	7	27	ADCINC2	CMPIN6P		
			GPIO22	8	28	ADCINB2	CMPIN3P		
		SCLA	GPIO105 ⁽²⁾	9	29	ADCINA2	CMPIN1P		
		SDAA	GPIO104 ⁽²⁾	10	30	ADCINA0	DACOUTA		

⁽¹⁾ For full pin muxing table for functions shown here and additional mux options, see the [TMS320F2837xD Dual-Core Delfino™ Microcontrollers Data Manual](#).

⁽²⁾ This signal is also routed to the IO expansion header, J9. For information on how to configure this signal, see [Section 5.5](#).

Table 6. F28379D LaunchPad Pin Out and Pin Mux Options - J4, J2

X	Mux Value			J4 Pin	J2 Pin	Mux Value			
	2	1	0			0	1	2	X
		EPWM1A	GPIO0	40	20	GND			
		EPWM1B	GPIO1	39	19	GPIO61			
		EPWM2A	GPIO2	38	18	GPIO123			SD1_C1 ⁽¹⁾
		EPWM2B	GPIO3	37	17	GPIO122			SD1_D1 ⁽¹⁾
		EPWM3A	GPIO4	36	16	RST			
		EPWM3B	GPIO5	35	15	GPIO58			SPISIMOA ⁽¹⁾
		OUTPUTXBAR1	GPIO24	34	14	GPIO59			SPISOMIA ⁽¹⁾
OUTPUTXBAR7 ⁽¹⁾			GPIO16	33	13	GPIO124			SD1_D2 ⁽¹⁾
			DAC1	32	12	GPIO125			SD1_C2 ⁽¹⁾
			DAC2	31	11	GPIO29 ⁽²⁾			OUTPUTXBAR6 ⁽¹⁾

⁽¹⁾ For full pin muxing table for functions shown here and additional mux options, see the [TMS320F2837xD Dual-Core Delfino™ Microcontrollers Data Manual](#).

⁽²⁾ This signal is also routed to the IO expansion header, J9. For information on how to configure this signal, see [Section 5.5](#).



www.ti.com

LAUNCHXL-F28379D Hardware

Table 7. F28379D LaunchPad Pin Out and Pin Mux Options - J5, J7

X	Mux Value			J5 Pin	J7 Pin	Mux Value			
	2	1	0			0	Alt Function	2	X
			3.3V	41	61	5V			
			GPIO95	42	62	GND			
SCIRXDC ⁽¹⁾			GPIO139	43	63	ADCIN15	CMPIN4N		
SCITXDC ⁽¹⁾			GPIO56	44	64	ADCINC5	CMPIN5N		
			GPIO97	45	65	ADCINB5			
			GPIO94	46	66	ADCINA5	CMPIN2N		
SPICKB ⁽¹⁾			GPIO65	47	67	ADCINC4	CMPIN5P		
			GPIO52 ⁽²⁾	48	68	ADCINB4			
SCLB ⁽¹⁾			GPIO41 ⁽²⁾	49	69	ADCINA4	CMPIN2P		
SDAB ⁽¹⁾			GPIO40 ⁽²⁾	50	70	ADCINA1	DACOUTB		

⁽¹⁾ For full pin muxing table for functions shown here and additional mux options, see the [TMS320F2837xD Dual-Core Delfino™ Microcontrollers Data Manual](#).

⁽²⁾ This signal is also routed to the IO expansion header, J9. For information on how to configure this signal, see [Section 5.5](#).

Table 8. F28379D LaunchPad Pin Out and Pin Mux Options - J8, J6


X	Mux Value			J8 Pin	J6 Pin	Mux Value			
	2	1	0			0	1	2	X
		EPWM4A	GPIO6	80	60	GND			
		EPWM4B	GPIO7	79	59	GPIO66			
		EPWM5A	GPIO8	78	58	GPIO131			SD2_C1 ⁽¹⁾
		EPWM5B	GPIO9	77	57	GPIO130			SD2_D1 ⁽¹⁾
		EPWM6A	GPIO10	76	56	RST			
		EPWM6B	GPIO11	75	55	GPIO63			SPISIMOB ⁽¹⁾
OUTPUTXBAR3 ⁽¹⁾			GPIO14	74	54	GPIO64			SPISOMIB ⁽¹⁾
OUTPUTXBAR4 ⁽¹⁾			GPIO15	73	53	GPIO26			SD2_D2 ⁽¹⁾
			DAC3	72	52	GPIO27			SD2_C2 ⁽¹⁾
			DAC4	71	51	GPIO25			OUTPUTXBAR2 ⁽¹⁾

⁽¹⁾ For full pin muxing table for functions shown here and additional mux options, see the [TMS320F2837xD Dual-Core Delfino™ Microcontrollers Data Manual](#).



6.2 Schematics

The following figures show the LAUNCHXL-F28379D Rev 2.0 schematic. The schematics for both LAUNCHXL-F28379D Revision 2.0 and Revision 1.1 are located in C2000Ware.



Copyright © 2017, Texas Instruments Incorporated

Figure 2. P01_Block Diagram



www.ti.com

LAUNCHXL-F28379D Hardware





Figure 3. P02_XDS100v2

Copyright © 2016, Texas Instruments Incorporated



www.ti.com

LAUNCHXL-F28379D Hardware



Copyright © 2017, Texas Instruments Incorporated

Figure 5. P04_ADCIND




Copyright © 2017, Texas Instruments Incorporated

Figure 6. P05_PWM-DAC




LAUNCHXL-F28379D Hardware

www.ti.com



Copyright © 2017, Texas Instruments Incorporated

Figure 7. P06_BoosterPack Headers



Copyright © 2017, Texas Instruments Incorporated

Figure 8. P07_F28379D-PWR



LAUNCHXL-F28379D Hardware

www.ti.com




Figure 10. P09_F28379D_I/O2

Copyright © 2017, Texas Instruments Incorporated



www.ti.com

LAUNCHXL-F28379D Hardware



Copyright © 2017, Texas Instruments Incorporated

Figure 11. P10_EX-Headers

Apéndice D

Hoja de datos LEM LV 25-P




Voltage Transducer LV 25-P

For the electronic measurement of voltages : DC, AC, pulsed..., with a galvanic isolation between the primary circuit (high voltage) and the secondary circuit (electronic circuit).

$$I_{PN} = 10 \text{ mA}$$

$$V_{PN} = 10 \dots 500 \text{ V}$$



Electrical data

I_{PN}	Primary nominal r.m.s. current	10	mA			
I_P	Primary current, measuring range	0 .. ± 14	mA			
R_M	Measuring resistance	with ± 12 V	@ ± 10 mA _{max}	30	190	Ω
			@ ± 14 mA _{max}	30	100	Ω
		with ± 15 V	@ ± 10 mA _{max}	100	350	Ω
			@ ± 14 mA _{max}	100	190	Ω
I_{SN}	Secondary nominal r.m.s. current	25	mA			
K_N	Conversion ratio	2500 : 1000				
V_C	Supply voltage (± 5 %)	± 12 .. 15	V			
I_C	Current consumption	10 (@ ± 15 V) + I_S	mA			
V_d	R.m.s. voltage for AC isolation test ¹⁾ , 50 Hz, 1 mn	2.5	kV			

Features

- Closed loop (compensated) voltage transducer using the Hall effect
- Insulated plastic case recognized according to UL 94-V0.

Principle of use

- For voltage measurements, a current proportional to the measured voltage must be passed through an external resistor R_1 which is selected by the user and installed in series with the primary circuit of the transducer.

Accuracy - Dynamic performance data

X_G	Overall Accuracy @ $I_{PN}, T_A = 25^\circ\text{C}$	@ ± 12 .. 15 V	± 0.9	%	
		@ ± 15 V (± 5 %)	± 0.8	%	
e_L	Linearity		< 0.2	%	
I_O	Offset current @ $I_P = 0, T_A = 25^\circ\text{C}$		Typ ± 0.15	mA	
I_{OT}	Thermal drift of I_O	0°C .. + 25°C	± 0.06	± 0.25	mA
		+ 25°C .. + 70°C	± 0.10	± 0.35	mA
t_r	Response time ²⁾ @ 90 % of $V_{P,max}$		40	μs	

Advantages

- Excellent accuracy
- Very good linearity
- Low thermal drift
- Low response time
- High bandwidth
- High immunity to external interference
- Low disturbance in common mode.

General data

T_A	Ambient operating temperature	0 .. + 70	°C
T_S	Ambient storage temperature	- 25 .. + 85	°C
R_P	Primary coil resistance @ $T_A = 70^\circ\text{C}$	250	Ω
R_S	Secondary coil resistance @ $T_A = 70^\circ\text{C}$	110	Ω
m	Mass Standards ³⁾	22	g
		EN 50178	

Applications


- AC variable speed drives and servo motor drives
- Static converters for DC motor drives
- Battery supplied applications
- Uninterruptible Power Supplies (UPS)
- Power supplies for welding applications.

Notes : ¹⁾ Between primary and secondary
²⁾ $R_1 = 25 \text{ k}\Omega$ (L/R constant, produced by the resistance and inductance of the primary circuit)
³⁾ A list of corresponding tests is available

981125/14




Dimensions LV 25-P (in mm. 1 mm = 0.0394 inch)



Secondary terminals

- Terminal + : supply voltage + 12 .. 15 V
- Terminal M : measure
- Terminal - : supply voltage - 12 .. 15 V

Connection



Mechanical characteristics

- General tolerance ± 0.2 mm
- Fastening & connection of primary 2 pins
0.635 x 0.635 mm
- Fastening & connection of secondary 3 pins Ø 1 mm
- Recommended PCB hole 1.2 mm

Remarks

- I_s is positive when V_p is applied on terminal +HT.
- This is a standard model. For different versions (supply voltages, turns ratios, unidirectional measurements...), please contact us.

Instructions for use of the voltage transducer model LV 25-P

Primary resistor R_1 : the transducer's optimum accuracy is obtained at the nominal primary current. As far as possible, R_1 should be calculated so that the nominal voltage to be measured corresponds to a primary current of 10 mA.

Example: Voltage to be measured $V_{PN} = 250$ V

a) $R_1 = 25$ k Ω /2.5 W, $I_p = 10$ mA	Accuracy = ± 0.8 % of V_{PN} (@ $T_A = +25^\circ\text{C}$)
b) $R_1 = 50$ k Ω /1.25 W, $I_p = 5$ mA	Accuracy = ± 1.6 % of V_{PN} (@ $T_A = +25^\circ\text{C}$)

Operating range (recommended): taking into account the resistance of the primary windings (which must remain low compared to R_1 , in order to keep thermal deviation as low as possible) and the isolation, this transducer is suitable for measuring nominal voltages from 10 to 500 V.

LEM reserves the right to carry out modifications on its transducers, in order to improve them, without previous notice.