


UNIVERSIDAD TÉCNICA FEDERICO SANTA MARÍA

DEPARTAMENTO DE ELECTRÓNICA

VALPARAÍSO - CHILE



**DISEÑO Y SIMULACIÓN DE MÓDULO PARA
GENERAR CAMPOS MAGNÉTICOS EN TUBOS
DE ENSAYO**

PATRICIO ALEJANDRO MUÑOZ MAYORGA

MEMORIA DE TITULACIÓN PARA OPTAR AL TÍTULO DE
INGENIERO DE EJECUCIÓN ELECTRÓNICO

PROFESOR GUÍA: DR. ALEJANDRO SUÁREZ SOTOMAYOR
PROFESOR CORREFERENTE: Ph.D. ALEJANDRO WEINSTEIN OPPENHEIMER

MARZO 2026



CONSTANCIA DE VALIDACIÓN Y CONFIDENCIALIDAD DE MONOGRAFÍA A REPOSITORIO ACADÉMICO

1.- IDENTIFICACIÓN DEL TRABAJO ACADÉMICO

Tipo de monografía (marcar una opción): Memoria o trabajo de título Tesis de Postgrado

Título del trabajo: "Diseño y Simulación de Módulo para Generar Campos Magnéticos en Tubos de Ensayo"

Nombre del candidato(a): Patricio Alejandro Muñoz Mayorga

Carrera / Grado: Ingeniería de Ejecución Electrónica

Campus: Casa Central

Departamento: Electrónica

2.- VALIDACIÓN DEL PROFESOR GUÍA/DIRECTOR DE TESIS

Yo, Alejandro Suárez Sotomayor, en mi calidad de profesor(a) guía/director(a) del trabajo académico mencionado anteriormente **DEJO CONSTANCIA** que:

- He revisado esta versión del documento y corresponde a la versión final aprobada del trabajo.
- El trabajo cumple con los requisitos académicos y de formato establecidos por la institución.

3.- EVALUACIÓN DE CONFIDENCIALIDAD POR PROPIEDAD INDUSTRIAL (marcar una opción)

El trabajo **NO contiene** información que amerite confidencialidad y puede ser publicado de inmediato en repositorio con acceso abierto.


El trabajo **CONTIENE** información con potenciales implicancias de propiedad industrial o intelectual y requiere un periodo de confidencialidad (**embargo**) por (**marcar una opción**):

6 meses 12 meses 2 años 3 años 5 años 10 años


Fundamentación de la necesidad de confidencialidad (obligatorio si se solicita embargo):

4.- FIRMAS

Profesor(a) guía o director(a) de memoria o tesis:

Fecha: 12 de marzo de 2026 Firma: 

Estudiante o Candidato(a):

Fecha: 12 de Marzo de 2026 Firma: 

Diseño y Simulación de Módulo para Generar Campos Magnéticos en Tubos de Ensayo

Patricio Alejandro Muñoz Mayorga

Memoria para Optar al Título de Ingeniero de Ejecución Electrónico.

Profesor Guía: Dr. Alejandro Suárez Sotomayor.

Marzo 2026

Resumen

En el presente proyecto de título, se diseña y simula un módulo con capacidad de generar un barrido de frecuencias para una señal senoidal encargada de alimentar una serie de bobinas generadoras de campo magnético. De esta forma, se espera sentar las bases para un dispositivo que permita observar el efecto por desgaste que se produce en un cultivo de microorganismos presentes en una probeta de ensayo. Mediante el uso de un microcontrolador 89c51 se generará una señal digital que luego, mediante un DAC0808, es convertida a forma analógica. Posteriormente, se hace uso de un filtro y una fuente de corriente, con el objetivo de alimentar bobinas helicoidales dispuestas en configuración matricial 1x8. El módulo permite el ingreso de parámetros de tiempo que debe permanecer cada bobina activa y la frecuencia de oscilación con la cual inicia el barrido; de esta forma, al finalizar el tiempo de activación de una bobina, se activa la siguiente y la frecuencia de oscilación aumenta su magnitud en 1 [Hz]. Cada vez que se llegue a la última bobina activa, el sistema vuelve al inicio con los parámetros de tiempo y frecuencia establecidos previamente. La programación del microcontrolador se realizó en lenguaje 'Assembler' y se hizo uso de temporizadores para controlar la frecuencia de la señal senoidal, así como también el control de los canales del multiplexor analógico que selecciona la bobina y el tiempo que debe permanecer activa.

Usando los componentes seleccionados, se logró generar señales senoidales con un rango de frecuencias que abarca desde 1,01 [Hz] a 198,02 [Hz]. Además, se lograron generar corrientes con amplitud máxima de 0,84 [mA], con lo cual se logró cumplir el objetivo de generar un campo magnético inferior a $0,2[\mu T]$.

Palabras claves: Barrido frecuencias, Campos Magnéticos, Señal senoidal, MCU.

Design and Simulation of a Module to Generate Magnetic Fields in Test Tubes

Patricio Alejandro Muñoz Mayorga

Thesis submitted in partial fulfillment of the requirements for the degree of Electronic Engineering Technician.

Supervising Professor: Dr. Alejandro Suárez Sotomayor.

March 2026

Abstract

In this thesis project, a module is designed and simulated that can generate a frequency sweep for a sinusoidal signal to power a series of magnetic field-generating coils. This is intended to lay the groundwork for a device that allows observation of the wear effect on a microorganism culture in a test tube. Using an 89c51 microcontroller, a digital signal is generated and then converted to analog form by a DAC0808. Subsequently, a filter and a current source are used to power helical coils arranged in a 1x8 matrix configuration. The module allows the input of parameters such as the duration each coil should remain active and the oscillation frequency at which the sweep begins. In this way, when the activation time of one coil ends, the next one is activated, and the oscillation frequency increases by 1 Hz. Each time the last active coil is reached, the system returns to the beginning with the previously established time and frequency parameters. The microcontroller was programmed in Assembler language, and timers were used to control the frequency of the sinusoidal signal, as well as the channels of the analog multiplexer that select the coil and the duration of its activation.

Using the selected components, sinusoidal signals were generated with a frequency range from 1.01 [Hz] to 198.02 [Hz]. Furthermore, currents with a maximum amplitude of 0.84 mA were generated, thus achieving the objective of generating a magnetic field of less than $0,2[\mu T]$.

Keywords: Frequency sweep, Magnetic fields, Sinusoidal signal, MCU.

Agradecimientos

Agradezco al profesor Alejandro Suárez Sotomayor por facilitar el diseño base del proyecto sobre el cual se construyó esta memoria y por estar siempre disponible para ofrecer orientación y resolver cada una de las consultas realizadas durante el desarrollo del trabajo.

A Dios, Padre y Creador...Gracias.

A mi madre; Angélica Mayorga, el pilar fundamental en mi vida.

A mi Papá y mis hermanas, por apoyarme siempre.

*Tia Violeta, Tio Nelson y Agustín, por considerarme
un miembro más de su familia.*

Glosario

LUT : 'Look-up-Table', Método mediante el cual se almacenan en memoria los valores precalculados de una señal para luego acceder directamente a ellos.

Pull-up: Resistencia de polarización conectada entre una línea de señal y el nivel de alimentación positivo (VCC), cuya finalidad es establecer un nivel lógico alto en ausencia de una excitación activa.

Pull-down: Resistencia de polarización conectada entre una línea de señal y el potencial de referencia (GND), cuya finalidad es establecer un nivel lógico bajo cuando no existe una fuente activa que imponga un nivel alto.

Índice general

Resumen	1
Abstract	2
Agradecimientos	3
Glosario	5
1 Introducción	12
1.1 Objetivos	12
1.2 Estado del arte	13
1.2.1 Seguridad del campo magnético.	13
1.2.2 Generación de una señal senoidal	15
1.3 Alternativa de solución.	16
2 Marco Teórico	18
2.1 Generación de un campo magnético	18
2.2 Generación de una señal senoidal.	20
2.3 Interrupciones de Timers.	21
2.3.1 Interrupción TIMER0	22
2.3.2 Interrupción TIMER1	23
3 Diseño hardware del sistema.	25
3.1 Microcontrolador e ingreso de parámetros.	25
3.2 Módulo DAC.	26
3.3 Módulo filtro	27
3.4 Módulo Amplificador de corriente.	28
3.5 Módulo multiplexado.	29
4 Desarrollo de software	32
4.1 Introducción al Código Fuente	32

4.1.1	Estructura General del Programa.	32
4.2	Inicialización y Control principal.	33
4.2.1	Estados del sistema	33
4.2.2	Flujo general del sistema.	34
4.3	Lectura de entradas.	35
4.3.1	Lectura DIP tiempos multiplexor.	35
4.3.2	Flujo lectura y asignación tiempos multiplexor.	36
4.3.3	Lectura DIP Frecuencia base senoidal.	38
4.3.4	Datos de Frecuencia almacenados en memoria.	38
4.3.5	Flujo general interrupciones.	41
4.3.6	Flujo proceso multiplexor.	42
4.4	Consideraciones de implementación.	44
4.4.1	Consumo estimado de memoria RAM.	44
4.4.2	Consumo estimado de memoria ROM.	44
4.4.3	Jerarquía de Llamadas	45
4.4.4	Tiempos de Ejecución por Rutina	47
5	Pruebas del sistema	48
5.1	Pruebas hardware.	48
5.1.1	Especificaciones Técnicas	48
5.1.2	Generación de señal senoidal.	49
5.1.3	Respuesta filtro.	50
5.1.4	Control multiplexor.	51
5.1.5	Respuesta amplificador de corriente.	51
5.2	Pruebas según objetivos.	53
5.2.1	Frecuencias generadas.	53
5.2.2	Corriente circulante por bobina.	54
	Conclusiones	56
A	Anexo	59
A.1	Mapa de Memoria y Definición de Variables	59
A.2	Código Principal del Sistema	60
A.2.1	Vectores de Interrupción y Configuración Inicial	60
A.2.2	Bucle Principal de Control	61
A.3	Módulos del Sistema	62
A.3.1	Inicialización y Configuración.	62

A.3.2	Lectura de Entrada DIP Switch tiempo.	64
A.3.3	Lectura de Entrada DIP Switch frecuencia base.	65
A.3.4	Control de Canales del Multiplexor	65
A.3.5	Actualización de Frecuencia Senoidal	68
A.3.6	Interrupciones del Sistema: Timer0	70
A.3.7	Interrupciones del Sistema: Timer1	71
A.4	Tablas de datos almacenados en memoria	72
A.4.1	Umbral de Tiempo	72
A.4.2	Valores de frecuencia.	72
A.4.3	Forma de onda senoidal	74
B	Tablas	75
B.1	Datos señal senoidal digital.	75
B.2	Datos tiempo activación bobinas.	76
B.3	Valores frecuencia senoidal.	77
B.4	Valores de recarga frecuencia senoidal.	78
B.4.1	Valores recarga parte alta	79
B.4.2	Valores recarga parte baja	80
B.5	Glosario Instrucciones Assembler	81

Índice de figuras

1.1	Niveles de referencia para exposición a campo magnético sinusoidal en función de la frecuencia [1].	14
1.2	Diagrama de solución para 1 fila de bobinas.	16
3.1	Diagrama MCU y pines de conexión.	26
3.2	Diagrama conexión DAC0808.	26
3.3	Diagrama filtro activo.	27
3.4	Diagrama eléctrico fuente de corriente.	28
3.5	Multiplexor CD4051.	29
3.6	Diagrama multiplexado de bobinas.	30
4.1	Diagrama máquina de estados.	33
4.2	Diagrama flujo general del sistema.	34
4.3	Diagrama flujo y asignación tiempos multiplexor.	36
4.4	Diagrama flujo y asignación frecuencia senoidal.	39
4.5	Flujo interrupciones señal senoidal.	41
4.6	Diagrama flujo proceso multiplexor.	43
5.1	Captura osciloscopio digital.	49
5.2	Respuesta de filtro pasa bajos	50
5.3	Lectura analizador lógico en P2.0, P2.1 y P2.2.	51
5.4	Voltaje en R6 según osciloscopio digital.	51
5.5	Voltaje en R6 según osciloscopio digital.	52

Índice de tablas

1.1	Niveles de referencia exposición público general a campos electromagnéticos[1].	14
1.2	Niveles de referencia para exposición ocupacional a campos eléctricos y magnéticos variables en el tiempo[1].	14
2.1	Datos LUT señal senoidal	21
2.2	Tiempo y valores de contador para activación de bobinas.	23
2.3	Frecuencias por canal y configuración Switch DIP.	24
2.4	Valores recarga TIMER1 según frecuencia.	24
3.1	Tabla de selección de entrada para multiplexor 8:1.	31
4.1	Ejemplo de Mapeo para Valores Umbrales	38
4.2	Estructura en memoria de valores para recarga de timer1	38
4.3	Datos de ejemplo almacenados en memoria.	40
4.4	Cálculo y utilización de memoria RAM interna del microcontrolador AT89C51.	44
4.5	Distribución de memoria ROM del sistema.	44
4.6	Uso de memoria del microcontrolador AT89C51.	45
4.7	Resumen de tiempos de ejecución de las rutinas del sistema	47
5.1	Especificaciones técnicas del sistema implementado	48
5.2	Frecuencias [Hz] obtenidas para señal senoidal.	53
5.3	Voltaje [V] medido en resistencia R6.	54
5.4	Alteración inicial Voltaje [V] medido en resistencia R6.	54
5.5	Corriente [mA] calculada en resistencia R6.	55
5.6	Alteración inicial corriente [mA] en resistencia R6.	55
B.1	Datos LUT señal senoidal	75
B.2	Tabla umbrales de tiempo para activación de bobinas.	76
B.3	Frecuencias[Hz] teóricas por canal y configuración Switch DIP.	77
B.4	Valores recarga TIMER1 según frecuencia.	78
B.5	Parte alta hexadecimal según configuración DIP	79

B.6 Parte baja hexadecimal según configuración DIP 80

Capítulo 1

Introducción

La interacción entre el ser humano y los microorganismos constituye un tema de estudio de vital importancia en la actualidad. A medida que se desarrollan nuevos medicamentos para hacer frente a enfermedades provocadas por microorganismos, surge el problema de la resistencia que virus, bacterias y otros microbios generan frente a los avances en vacunas y antibióticos. En este contexto, la búsqueda de nuevos enfoques ha impulsado estudios en los que se ha puesto de manifiesto la influencia de los campos magnéticos en cultivos de microorganismos, observándose efectos tanto de aumento como de disminución de la actividad microbiótica al someter distintas muestras a la acción de dichos campos[2][3].

Presentar una solución que permita observar el efecto por desgaste que se produce en un material biológico contenido en tubos de ensayo, cuando es sometido a un campo magnético de baja frecuencia y baja intensidad, durante períodos de tiempo determinados, y que no produzca efectos adversos en el ser humano, corresponde a la motivación que conduce a realizar el presente trabajo.

1.1. Objetivos

Se tiene como objetivo principal diseñar y simular un módulo generador de señales senoidales, que sea lo más pequeño posible y que permita excitar, mediante un barrido de frecuencias, un conjunto de bobinas cuyos núcleos corresponden a tubos de ensayo y que están organizadas en una configuración matricial. Este barrido tiene como propósito inducir campos magnéticos variables en los tubos de ensayo, cuya intensidad no produzca efectos adversos en el ser humano. Esto permitirá estudiar el efecto del campo magnético generado sobre el

material biológico contenido en el interior de los tubos de ensayo ante diferentes frecuencias de excitación. Para lograr lo anterior, es necesario establecer una serie de objetivos secundarios que corresponden a; diseñar un módulo que permita generar una señal senoidal digital. Luego, es necesario utilizar un módulo que convierta la señal digital en una señal analógica, que después será filtrada y amplificada para lograr así una señal acorde que permita activar una bobina helicoidal generadora de campo magnético. Junto a ello, se debe diseñar un módulo que permita realizar un direccionamiento y activación de la bobina que se desea excitar durante un período de tiempo previamente establecido. Además se debe considerar un módulo que permita realizar el ingreso de los parámetros de interés para el usuario, tales como: frecuencia inicial y tiempo de oscilación para cada bobina.

Para lograr el trabajo conjunto de los elementos que se ha propuesto diseñar, es necesario considerar la programación de un dispositivo microcontrolador que cumplirá la función de almacenar los datos de una señal senoidal, recibir los parámetros solicitados por el usuario, controlar el tiempo y activación de bobina a excitar, todo lo cual será programado en lenguaje assembler; finalmente, el sistema en su conjunto será simulado usando un software de simulación adecuado.

1.2. Estado del arte

1.2.1. Seguridad del campo magnético.

La exposición humana a campos magnéticos puede producir efectos adversos inmediatos debido a la electroestimulación, por lo cual se recomienda que; en un ambiente no restringido, el "peak" máximo de exposición a campos magnéticos de frecuencia superior a 3KHz, sea de $2,7 \cdot 10^{-2} [mT]$ mientras que, para personal cuyo trabajo implique una exposición permanente a un campo magnético, se recomienda un peak máximo de 0.1 [mT], datos que se ven reflejados en las tablas 1.1 y 1.2 obtenidas a partir del ICNIRP [1].

Tabla 1.1: Niveles de referencia exposición público general a campos electromagnéticos[1].

Frecuencia [Hz]	Intensidad de campo eléctrico E [kV·m ⁻¹]	Campo magnético H [A·m ⁻¹]	Densidad de flujo magnético B [T]
1 Hz–8 Hz	5	$3,2 \times 10^4 / f^2$	$4 \times 10^{-2} / f^2$
8 Hz–25 Hz	5	$4 \times 10^3 / f$	$5 \times 10^{-3} / f$
25 Hz–50 Hz	5	$1,6 \times 10^2$	2×10^{-4}
50 Hz–400 Hz	$2,5 \times 10^2 / f$	$1,6 \times 10^2$	2×10^{-4}
400 Hz–3 kHz	$2,5 \times 10^2 / f$	$6,4 \times 10^4 / f$	$8 \times 10^{-2} / f$
3 kHz–10 MHz	$8,3 \times 10^{-2}$	21	$2,7 \times 10^{-5}$

Tabla 1.2: Niveles de referencia para exposición ocupacional a campos eléctricos y magnéticos variables en el tiempo[1].

Frecuencia [Hz]	Intensidad de campo eléctrico E [kV·m ⁻¹]	Campo magnético H [A·m ⁻¹]	Densidad de flujo magnético B [T]
1 Hz–8 Hz	20	$1,63 \times 10^5 / f^2$	$0,2 / f^2$
8 Hz–25 Hz	20	$2 \times 10^4 / f$	$2,5 \times 10^{-2} / f$
25 Hz–300 Hz	$5 \times 10^2 / f$	8×10^2	1×10^{-3}
300 Hz–3 kHz	$5 \times 10^2 / f$	$2,4 \times 10^5 / f$	$0,3 / f$
3 kHz–10 MHz	$1,7 \times 10^{-1}$	80	1×10^{-4}

Considerando lo observado en la tabla 1.1 se puede concluir que para un campo magnético oscilando a una frecuencia máxima de 1KHz, se recomienda que el flujo magnético al cual se estará expuesto no supere los $8 \cdot 10^{-2}$ [mT] o bien, $80[\mu T]$.




Figura 1.1: Niveles de referencia para exposición a campo magnético sinusoidal en función de la frecuencia [1].

Por otra parte, existen estudios epidemiológicos que indican que una exposición permanente a mediano y largo plazo a campos magnéticos de frecuencias extremadamente bajas está directamente asociada al riesgo de padecer leucemia infantil cuando se está expuesto a campos magnéticos con magnitudes superiores a $0,2[\mu T]$ [4].

1.2.2. Generación de una señal senoidal

Dado que se requiere diseñar un equipo lo suficientemente pequeño, es necesario considerar la cantidad de elementos que se necesitan para poder generar una señal senoidal, al respecto, un enfoque con mínimos componentes electrónicos se logra al configurar un microcontrolador 89C51 de 8 bits, que presenta una baja potencia de consumo y ofrece un alto rendimiento, encargado de generar una señal discreta a partir de datos almacenados digitalmente. Junto a ello, se tiene un convertor digital-análogo DAC0808, de 8 bits que disipa solo 33 [mW] necesitando solo ± 5 [V] de alimentación y que ofrece una salida de señal, que se mantiene estable durante todo el rango de voltaje de alimentación. La configuración ha logrado generar señales senoidales con muy alta precisión de onda, lo que ha sido probado y simulado usando software 'Proteus' junto al software 'Keil' y que se puede consultar en [5].

1.3. Alternativa de solución.

Como solución al problema planteado, se propone diseñar un dispositivo capaz de generar un barrido de frecuencias para activar una fila de la matriz de bobinas y luego replicar el módulo para la cantidad de filas restantes de la matriz a excitar, de esta forma se propone un esquema de solución según se observa en la figura 1.2.




Figura 1.2: Diagrama de solución para 1 fila de bobinas.

La Figura 1.2 permite considerar la propuesta de solución como una interconexión de módulos o bloques cuya funcionalidad se detalla a continuación:

- **Bloque Microcontrolador:** Encargado de generar las muestras de una señal senoidal digital y enviar las muestras al convertidor digital análogo, junto a ello, administrar los datos de parámetros ingresados al sistema, para luego realizar el control de frecuencia de señal senoidal, tiempo de oscilación y selección de la bobina a excitar.
- **Bloque DAC:** Encargado de convertir la señal senoidal digital en una señal análoga.
- **Bloque Filtro:** Puesto que la señal obtenida del DAC puede contener distorsiones, se propone diseñar un filtro que logre suavizar la señal y, de esta forma, obtener una señal senoidal más limpia.
- **Bloque Amplificador corriente:** La función principal será amplificar la señal senoidal para otorgar la corriente necesaria para excitar la bobina, es necesario que la amplificación no produzca distorsión de la señal.
- **Bloque Multiplexado:** Se debe considerar la elección de un multiplexor análogo con la cantidad de entradas necesarias según el número de bobinas que componen una fila de la matriz.

- **Bloque ingreso de parámetros:** Se propone considerar el uso de dispositivos DIP Switch para el ingreso de parámetros: frecuencia base de oscilación y tiempo de activación de la bobina.

A nivel de software, la alternativa de solución propuesta consiste en generar la señal senoidal mediante el método de 'LUT'; de esta forma, se almacenan en memoria los valores de la señal senoidal, evitando el uso excesivo de recursos que serían necesarios para calcular los valores senoidales en el instante de generación. Junto a ello, se considera hacer uso de temporizadores para el control de frecuencia y del tiempo de activación de las bobinas.

Luego, corresponde definir los componentes que formarán parte de los bloques constitutivos de la alternativa de solución, los cuales deben ser diseñados según los parámetros generales que se detallan a continuación:

- **Frecuencia máxima de oscilación:** Se requiere generar una señal senoidal cuya máxima frecuencia de salida sea de 1[KHz], por lo cual es necesario integrar un microcontrolador cuya velocidad de procesamiento permita buscar y enviar los 256 datos que formarán cada período de la señal y que deben ser transmitidos al DAC.
- **Precisión de señal:** Se debe considerar un nivel mínimo aceptable de suavidad o precisión en la forma de onda senoidal requerida y según lo cual se podrá definir la cantidad de bits necesarios para generar la onda senoidal, cuya influencia está directamente relacionada con los requisitos que debe cumplir el microcontrolador y el DAC a implementar.
- **Software de simulación:** Dado que se desea simular el módulo en su conjunto, es necesario considerar que los elementos que formarán parte del diseño deben tener soporte en software de modelado. Junto a ello, se debe considerar la factibilidad del uso de software y lenguaje de programación.
- **Costo de implementación:** Se espera implementar un generador de señales por cada fila de bobinas presente en la matriz, por lo cual es necesario considerar componentes electrónicos de costo reducido, de forma que permitan una viabilidad económica en la implementación física de los módulos diseñados .

Capítulo 2

Marco Teórico

2.1. Generación de un campo magnético

El campo magnético generado en el interior de un solenoide largo e ideal puede considerarse uniforme y paralelo al eje de la bobina. Usando la aproximación de longitud mucho mayor que su radio y despreciando efectos de borde, la magnitud del campo magnético B viene dada por

$$B = \mu_0 \cdot \frac{N}{L} \cdot I [T] \quad (2.1)$$

donde μ_0 es la permeabilidad magnética del vacío, N corresponde al número de vueltas de la bobina, L [m] es largo de la bobina e I es la corriente que circula por el conductor. Esta expresión se obtiene directamente a partir de la ley de Ampère y es válida cuando el medio circundante puede aproximarse como aire o vacío [6].

Considerando los datos de exposición al campo magnético, expuestos en el estado del arte (sección 1.2.1), se plantea modelar la generación de un campo magnético con una intensidad máxima de $0,2[\mu T]$. Teniendo como base los siguientes parámetros para la bobina, se obtiene la corriente máxima que debe circular por el conductor.

- $\mu_0 = 4\pi \cdot 10^{-7} [\frac{Tm}{A}]$.
- $N = 50/\pi$ Vueltas.
- $L = 0,1[m]$.
- $B = 0,2 \cdot 10^{-6}[T]$.

Por lo tanto, para conocer la intensidad del campo magnético generado, bastaría con medir la intensidad de la corriente que circula por la bobina, y cuyo máximo debe corresponder a:

$$I_{max} = I = 1[mA]$$

Modelo de inductancia.

La inductancia de la bobina se modela utilizando una expresión empírica conocida como fórmula de Wheeler, la cual entrega una buena aproximación para bobinas de longitud finita[7]. La inductancia se expresa como:

$$L_c = \left(\frac{D}{10}\right)^2 \cdot \frac{N^2}{4,5 \cdot D + 10 \cdot L_b} [\mu Hy] \quad (2.2)$$

Donde D corresponde al diámetro de la bobina[mm], L_b a su longitud[mm] y N al número de vueltas o espiras de la bobina. Este modelo es válido para bobinas de núcleo de aire, donde los efectos parásitos pueden ser despreciados.

Dado lo anterior, la bobina se modela mediante un inductor, cuyo valor de inductancia corresponde a:

$$L_c = \left(\frac{10}{10}\right)^2 \cdot \frac{(50/\pi)^2}{4,5 \cdot 10 + 10 \cdot 100} = 0,242[\mu Hy] \quad (2.3)$$

Para lo cual, se han considerado los siguientes parámetros físicos de la bobina.

- $D = 10[mm]$.
- $N : 50/\pi$ Vueltas.
- $L_b = 100[mm]$.

Resistencia de bobina

La resistencia eléctrica de la bobina se obtiene modelando el conductor arrollado como un alambre homogéneo de longitud equivalente, aplicando la expresión fundamental de la resistencia

de un conductor uniforme. De esta forma, la resistencia viene dada por

$$R_L = \rho \frac{l_a}{A}, \quad (2.4)$$

donde ρ es la resistividad del material, l_a la longitud total del alambre y A su sección transversal. Esta relación se deriva a partir de la ley de Ohm ampliamente tratada en la literatura clásica de electromagnetismo [6]. Este modelo es válido suponiendo temperatura constante y operación en régimen cuasi-estático, donde los efectos de proximidad entre espiras pueden ser despreciados.

Considerando ahora los siguientes parámetros físicos,

- $\rho = 1,68 \cdot 10^{-8} [\Omega \cdot m]$ (Alambre de cobre).
- $l_a = \frac{50}{\pi} \cdot \pi \cdot 10^{-2} = 0,5 [m]$.
- $A = 1 \cdot 10^{-6} [m^2]$.

dado lo anterior, se tendrá una resistencia de la bobina:

$$R_L = \frac{1,68 \cdot 10^{-8} \cdot 0,5}{1 \cdot 10^{-6}} = 0,0084 [\Omega] \quad (2.5)$$

2.2. Generación de una señal senoidal.

Se quiere generar una señal senoidal utilizando el método de tabla de valores almacenados en memoria(LUT), los cuales se calculan según la fórmula siguiente.

$$Valor[n] = 127 + 127 \cdot \sin\left(2\pi \frac{n}{N}\right) \quad (2.6)$$

Donde:

- n = Muestra n -ésima de la señal senoidal.
- N = Número de muestras de la señal senoidal.

Considerando un total de datos $N=256$, se generan los valores de la señal senoidal digital, algunos de los cuales se observan en la tabla 2.1.

Tabla 2.1: Datos LUT señal senoidal

127	130	133	136	140	143	146	149	152	155	158	161	164	167	170	173
176	179	182	185	187	190	193	195	198	201	203	206	208	211	213	215
...													

Para conocer la totalidad de los datos generados mediante la fórmula 2.6, se debe consultar la tabla B.1 disponible en la sección Anexo.

Considerando una cantidad de muestras por ciclo de la señal senoidal, $N=256$, se necesitará una frecuencia de muestreo (F_{sample}) según la ecuación:

$$F_{sen} = \frac{F_{sample}}{N} \quad (2.7)$$

Dado que se quiere generar una señal senoidal de frecuencia máxima 1 [KHz], con 256 muestras por cada ciclo, se necesitará generar una frecuencia de muestreo:

$$F_{sample} = 256 \cdot 1 [KHz] = 256 [KHz] \quad (2.8)$$

Es decir, se requiere que el MCU pueda enviar muestras al DAC a una velocidad tal que; el tiempo mínimo por cada muestra sea de:

$$T_{sample} = \frac{1}{F_{sample}} = 3,906 \cdot 10^{-6} [s] \quad (2.9)$$

2.3. Interrupciones de Timers.

Generar interrupciones mediante el uso de timers presentes en un microcontrolador corresponde a una manera precisa de gestionar la búsqueda, generación y envío de datos de una señal senoidal; así como también permite lograr una mayor precisión en el control de los tiempos que deben estar activos los canales del multiplexor que permiten el barrido frecuencial según las bobinas a activar.

El tiempo que demora cada interrupción del temporizador está dado por:

$$T_{int} = (C_{max} - N_r) \cdot \frac{P}{F_{timer}} \quad (2.10)$$

Donde:

- T_{int} : Tiempo entre interrupciones.
- C_{max} : Valor máximo del contador.
- N_r : Valor de recarga o partida del 'timer'.
- P : Valor del prescaler.
- F_{timer} : Frecuencia del reloj que alimenta al 'timer'.

Considerando un microcontrolador 89C51 oscilando a 24 MHz, que posee 2 temporizadores configurables como contadores en modo 16 bits, y un valor fijo para el prescaler, $P=12$, se tendrá:

$$T_{int} = (65536 - 0) \cdot \frac{12}{24[MHz]} = 32,768[ms] \quad (2.11)$$

Por consiguiente, con el presente microcontrolador, se puede conseguir un período de interrupción de tiempo máximo $T_{int} = 32,768[ms]$.

2.3.1. Interrupción TIMER0

Se considera el uso de TIMER0 presente en el MCU 89C51 para controlar los tiempos de activación de cada canal del multiplexor, de esta forma, y considerando el resultado 2.11, es conveniente fijar un tiempo de interrupción que, en cada iteración aumente el valor de un contador. A partir de la ecuación 2.10 y considerando un tiempo de interrupción $T_{int} = 25[ms]$ se puede determinar el valor de recarga para el TIMER0.

$$N_r = 65536 - \frac{24 \cdot 10^6 [Hz] 25 \cdot 10^{-3} [s]}{12} = 15536 \quad (2.12)$$

Una vez fijado el tiempo de interrupción, se propone generar un contador que aumente su valor cada 50[ms], es decir, cada 2 interrupciones del timer, lo cual permite definir y almacenar en memoria valores umbrales de tiempo que deben permanecer activas las bobinas a excitar.

Tabla 2.2: Tiempo y valores de contador para activación de bobinas.

Lectura DIP	Tiempo (s)	Valor contador_50ms	UMBRAL_MUX_H	UMBRAL_MUX_L
00	5	100	0x00	0x64
01	10	200	0x00	0xC8
10	15	300	0x01	0x2C
...
11111	3000	60000	0xEA	0x60

La tabla 2.2 contiene los valores de tiempo correspondientes a los 3 primeros y el último código de lectura asignados al switch DIP que se usará para ingresar la duración temporal que debe permanecer activa cada bobina. Es necesario mencionar que la tabla 2.2 contiene 2 valores de umbral(H y L); esto se debe a que, para guardar los valores del contador en memoria, se requieren datos de tamaño 2 bytes, de esta forma, es necesario contar con 2 variables(cada una de 1 byte) para poder manejar los tiempos que serán asignados a la activación de las bobinas.

Por diseño se definen 32 opciones de tiempo que pueden permanecer activas las bobinas a excitar, la totalidad de los tiempos configurables y sus respectivos valores de recarga para el contador asociado, se encuentran disponibles en la tabla B.2 ubicada en la sección Anexo.

2.3.2. Interrupción TIMER1

Se considera usar el TIMER1 presente en el MCU 89c51 para enviar los datos de la señal senoidal al DAC según la frecuencia requerida, para lo cual, se deben considerar los valores de recarga asociados a cada frecuencia de la señal.

Considerando la ecuación 2.7 en conjunto con la ecuación 2.10, se puede obtener una fórmula que permita generar los valores de recarga del TIMER1 a partir de la frecuencia necesaria.

$$N_r = C_{max} - \frac{F_{timer}}{P \cdot N \cdot F_{seno}} \quad (2.13)$$

$$N_r = 65536 - \frac{24 \cdot 10^6}{12 \cdot 256 \cdot F_{seno}}$$

Donde N corresponde a la cantidad de datos para generar la señal senoidal.

Tabla 2.3: Frecuencias por canal y configuración Switch DIP.

Switch DIP (bin)	Canal 0 (Hz)	Canal 1 (Hz)	Canal 2 (Hz)	Canal 3 (Hz)	Canal 4 (Hz)	Canal 5 (Hz)	Canal 6 (Hz)	Canal 7 (Hz)
00000	1	2	3	4	5	6	7	8
00001	9	10	11	12	13	14	15	16
...

Tabla 2.4: Valores recarga TIMER1 según frecuencia.

Switch DIP (bin)	Canal 0 (Hex)	Canal 1 (Hex)	Canal 2 (Hex)	Canal 3 (Hex)	Canal 4 (Hex)	Canal 5 (Hex)	Canal 6 (Hex)	Canal 7 (Hex)
00000	E17C	F0BE	F5D4	F85F	F9E6	FAEA	FBA4	FC2F
00001	FC9C	FCF3	FD3A	FD75	FDA7	FDD2	FDF7	FE18
...

Las tablas 2.3 y 2.4 presentan las frecuencias de la señal senoidal a generar y el valor de recarga del TIMER1 que se asocia. Cabe mencionar además que la columna inicial de ambas tablas muestra el código DIP switch que el usuario ingresará como frecuencia base para comenzar el barrido frecuencial.

Consultar la sección Anexo para conocer el total de datos de frecuencias que se desean generar y los valores de recarga asociados, disponibles en las tablas B.3 y B.4 respectivamente. Junto a ello, considerando que en el MCU 89c51, los datos almacenados en memoria ROM se organizan en secuencias lineales de 1 byte, se adjuntan las tablas de datos en formato hexadecimal correspondientes al byte alto (Anexo B.4.1) y al byte bajo (Anexo B.4.2) de los valores de recarga del temporizador para generar las frecuencias deseadas.

Capítulo 3

Diseño hardware del sistema.

3.1. Microcontrolador e ingreso de parámetros.

Se considera el uso de un microcontrolador de la familia 8051, específicamente el AT89C51, que permite ser operado a una frecuencia máxima de 24 [MHz] y cuenta con 2 timers configurables en modo 16 bits que serán utilizados para la generación de interrupciones. La distribución de los pines a utilizar se establece a continuación:

- Pines: P0.0 al P0.7 conectados a DAC0808.
- Pines: P1.0 al P1.4 conectados a switch DIP de ingreso de frecuencia base.
- Pin: P1.7 conectado a switch DIP para control de estado.
- Pines: P2.0 al P2.2 conectados a control multiplexor análogo.
- Pines: P2.3 al P2.7 conectados a switch de ingreso de tiempo activación por canal de multiplexor.
- Pin: P3.7 conectado a LED indicador de estado.
- Pines XTAL1 y XTAL2 se conectan al oscilador de cristal según datasheet.
- Pin \overline{EA}/VPP conectado a VCC para la ejecución de programas internos.

La asignación y conexión de pines se ha dispuesto según la configuración 'pull-up' o 'pull-down' especificada en la documentación oficial ofrecida por el fabricante del microcontrolador [8].

Dada la asignación expresada con anterioridad, se tendrá un diagrama de conexiones para el MCU según se muestra a continuación:




Figura 3.1: Diagrama MCU y pines de conexión.

3.2. Módulo DAC.

Para convertir la señal digital en una señal analógica, se hace uso de un decodificador digital analógico DAC0808, con la configuración típica propuesta por el fabricante (ver [9]) adaptada según la alimentación considerada para el proyecto, de esta forma se establece la configuración que se observa en la figura 3.2.




Figura 3.2: Diagrama conexión DAC0808.

3.3. Módulo filtro

Para la etapa de filtrado de la señal senoidal, se considera el uso de un filtro activo de segundo orden en configuración Sallen-Key, como el que se observa en la figura 3.3 y que se basa en las recomendaciones establecidas en [10].




Figura 3.3: Diagrama filtro activo.

Considerando ganancia unitaria, un factor $Q = 0,707$, y realizando simplificaciones de componentes se tendrá:

$$\begin{aligned}
 F_c &= \frac{1}{2\pi RC} \\
 C_5 &= C_7 = C \\
 R_{12} &= R_{13} = R
 \end{aligned}
 \tag{3.1}$$

Considerando una frecuencia de corte $F_c = 1,2[KHz]$ y un capacitor comercial de capacitancia $100[nF]$, se tendrá:

$$\begin{aligned}
 C_5 &= C_7 = 100[nF] \\
 R &= \frac{1}{2\pi \cdot 1200 \cdot 100(10)^{-9}} \\
 &= R_{12} = R_{13} = 1,33[K\Omega]
 \end{aligned}
 \tag{3.2}$$

Se usará un valor comercial $R = 1,2[K\Omega]$, debido a que, al ser inferior al valor teórico calculado; no producirá un efecto adverso en los límites de frecuencias que se quieren lograr.

3.4. Módulo Amplificador de corriente.

El modelado de una bobina generadora de un campo magnético mediante un inductor, requiere diseñar un módulo que permita otorgar la corriente necesaria para producir el campo magnético requerido, dado lo cual, en la figura 3.4 se presenta un modelo de fuente de corriente conectado a un inductor(L_1) y que da cumplimiento a lo esperado.




Figura 3.4: Diagrama eléctrico fuente de corriente.

El valor para la inductancia de la bobina se obtiene según lo establecido en el apartado teórico 2.1. Luego, para obtener los valores de las resistencias R_6 y R_7 se dispone de los siguientes datos.

- $I_c = I_E = 1 \cdot 10^{-3} [A]$
- $v_{CE} = 0,7 [V]$
- $V_{CC} = 5,0 [V]$

Teniendo en cuenta el uso de un transistor 2N2222(NPN); sea $v_x = v_{R7} + v_{L1}$, se considera que $1 \leq v_x \leq 3$, con un punto de operación $V_{xQ} = 2 [V]$.

Luego se tendrá:

$$5 - 3,7 \leq v_E \leq 5 - 1,7$$

Es decir, el rango de voltaje corresponde a:

$$1,3 \leq v_E \leq 3,3$$

y el punto de operación es $V_{EQ} = 5 - 2,7 = 2,3[V]$

Luego :

$$R_7 = \frac{V_{xQ}}{I_c} = \frac{2}{1 \cdot 10^{-3}} = 2000 \Omega$$

$$R_6 = \frac{V_{EQ}}{I_E} = \frac{2,3}{1 \cdot 10^{-3}} = 2300 \Omega$$
(3.3)

3.5. Módulo multiplexado.

Se desea tener el control de activación de 8 bobinas, por lo cual es necesario contar con un multiplexor que ofrezca un mínimo de 8 entradas para la activación de bobinas y una salida común, junto a ello, se requiere un mínimo de 3 puertos para el control del multiplexor. Se considera incorporar un CD4051 fabricado por Texas Instruments [11].




Figura 3.5: Multiplexor CD4051.

Según se observa en la figura 3.5b, se establecen las siguientes conexiones para el multiplexor.

- Pines A,B,C: Se utilizarán para el control de los canales del multiplexor y serán conectados a pines P2.0, P2.1 y P2.2 del MCU.
- Pines 1,2,4,5,12,13,14 y 15: Corresponden a los canales que activan las bobinas generadoras de campo.
- Pin 3(OUT): Corresponde a salida común conectada a transistor bjt para conexión a GND.
- Pines VDD,VEE y VSS: Conectados a +5V, -5V y GND respectivamente.
- Pin 6(INH): Conectado tierra para habilitar canales.

De esta forma, la entrada se considera el siguiente diseño para el multiplexado de bobinas.




Figura 3.6: Diagrama multiplexado de bobinas.

Es necesario aclarar que la Figura 3.6 considera parte del amplificador de corriente indicado con anterioridad. Por otra parte, en la tabla 3.1 se presentan las distintas combinaciones de bits de salida para los pines P2.0, P2.1 y P2.2 que activan las distintas bobinas.

Tabla 3.1: Tabla de selección de entrada para multiplexor 8:1.

Control			Canal activo	INH	Output (x)
C	B	A			
0	0	0	IN0	LOW	IN0
0	0	1	IN1	LOW	IN1
0	1	0	IN2	LOW	IN2
0	1	1	IN3	LOW	IN3
1	0	0	IN4	LOW	IN4
1	0	1	IN5	LOW	IN5
1	1	0	IN6	LOW	IN6
1	1	1	IN7	LOW	IN7

Capítulo 4

Desarrollo de software

4.1. Introducción al Código Fuente

4.1.1. Estructura General del Programa.

El sistema implementado sigue una arquitectura modular basada en interrupciones, organizada en seis módulos principales:

1. **Inicialización:** Configuración de puertos I/O, temporizadores y variables del sistema.
2. **Control Principal:** Gestión de estados operativos (Marcha/Suspendido) mediante bucle continuo.
3. **Lectura de Entradas:** Captura de configuración DIP para tiempo por canal y frecuencia base.
4. **Generación Senoidal:** Producción de señal periódica vía Timer1 y tabla de seno de 256 muestras.
5. **Multiplexación:** Cambio secuencial entre 8 canales con tiempos configurables mediante Timer0 y tabla de contador de interrupciones.
6. **Manejo de Interrupciones:** Procesamiento de eventos temporizados vía Timer0 y Timer1.

A continuación se presentan los algoritmos que describen el funcionamiento lógico del sistema. Estos se expresan mediante diagramas, con el objetivo de representar de forma clara y

abstracta el flujo de operación del sistema, independientemente de su implementación en lenguaje ensamblador.

4.2. Inicialización y Control principal.

4.2.1. Estados del sistema

Se consideran 2 estados principales del sistema:

1. Estado en marcha:

- Se inicia el sistema generando la señal senoidal y activando la bobina correspondiente al canal 0 del multiplexor, según los parámetros de frecuencia y tiempo ingresados y almacenados en variables.
- Modificación de puertos de entrada no afecta el flujo del sistema, con excepción del puerto P1.7.

2. Estado suspendido:

- Se permiten cambios en los parámetros de entrada del sistema.
- Se suspende la generación de la señal senoidal.
- Se suspende el conteo de tiempos de activación por canal.
- Activación de bobinas se reinicia a canal 0 al finalizar estado de suspensión.




Figura 4.1: Diagrama máquina de estados.

4.2.2. Flujo general del sistema.

Para una mayor comprensión, se presenta a continuación, el diagrama de flujo general del sistema.




Figura 4.2: Diagrama flujo general del sistema.

El código asociado al bloque de programa principal se puede consultar en sección Anexo A.1, A.2.1 y A.3.1. El código asociado a los estados o modos del sistema se puede consultar en sección anexo A.2.2.

Al finalizar el programa ('exit'), se considera la detención de la alimentación del sistema. En el software de simulación, 'exit' corresponde al cierre del software 'Proteus'.

4.3. Lectura de entradas.

El sistema de lectura de entradas implementa un flujo estructurado que:

1. Lee el estado del sistema (marcha/suspendido) con lógica invertida.
2. Lee DIP switch de tiempo por canal con procesamiento de bits.
3. Lee DIP switch de frecuencia base con inversión por pull-up.
4. Detecta cambios en las configuraciones.
5. Procesa las entradas según el modo de operación.
6. Protege las lecturas críticas deshabilitando interrupciones.

4.3.1. Lectura DIP tiempos multiplexor.

Datos de tiempo almacenados en memoria.

El sistema utiliza tablas de búsqueda (lookup tables) para mapear los valores del DIP switch a umbrales de tiempo específicos, donde se consideran dos tablas complementarias para almacenar los umbrales de tiempo:

- **TABLA_UMBRAL_H**: Contiene la parte alta (8 bits) del umbral.
- **TABLA_UMBRAL_L**: Contiene la parte baja (8 bits) del umbral.

Cada tabla contiene 32 entradas, cada una correspondiente a un valor configurable según el DIP switch de 5 bits asignado para la variable tiempo (valores de 0 a 31). La fórmula general para acceder a las tablas de umbral está dada por:


$$\text{Dirección} = \text{Base_Tabla} + \text{TIEMPO_ACTUAL} \quad (4.1)$$

Donde:

- **Base_Tabla**: Dirección inicial de la tabla en memoria de programa
- **TIEMPO_ACTUAL**: Valor leído de los DIP switches (0-31)

4.3.2. Flujo lectura y asignación tiempos multiplexor.

Para una mayor comprensión, se presenta a continuación el diagrama de flujo del código que permite la lectura de entradas y asignación en variables para establecer los tiempos que deben permanecer activas las bobinas que serán excitadas.



(a) Flujo lectura y asignación dip.

(b) Flujo lectura memoria dip tiempo.

Figura 4.3: Diagrama flujo y asignación tiempos multiplexor.

La figura 4.3a considera el flujo para lectura del DIP y los pasos a seguir en caso de que existan variaciones en el valor leído. Por otra parte, la figura 4.3b muestra el flujo del código necesario para buscar en memoria el valor del umbral de cuentas necesario para activar las bobinas durante el tiempo requerido por el usuario.

EL código en 'assembler' para la lectura del DIP de tiempo y la correspondiente asignación en las variables se puede consultar en sección Anexo A.3.2. Mientras que el código relacionado con el flujo para actualizar el umbral de tiempo se encuentra en Anexo A.3.5.

Ejemplo.

Se desea obtener los valores umbrales de tiempo desde memoria considerando una lectura DIP switch para establecer un tiempo de activación de bobinas igual a 55 [s], teniendo como referencia la tabla 4.1 donde las direcciones de memoria son ficticias y se presentan en formato hexadecimal.

Datos de Ejemplo:

- Lectura DIP para tiempo = 01010_b
- TIEMPO_ACTUAL = $0Ah$
- TABLA_UMBRAL_H = $0300h$ (ejemplo dirección base tabla alta)
- TABLA_UMBRAL_L = $0320h$ (ejemplo dirección base tabla baja)

Se considera que el valor binario leído por el switch DIP asignado para el tiempo de activación de la bobina se transforma a su equivalente hexadecimal y se almacena en la variable TIEMPO_ACTUAL. Se procede al cálculo de direcciones de la siguiente manera:

$$\begin{aligned} \text{DIR_UMBRAL_H} &= \text{TABLA_UMBRAL_H} + \text{TIEMPO_ACTUAL} \\ &= 0300h + 0Ah \\ &= 030Ah \end{aligned}$$

$$\begin{aligned} \text{DIR_UMBRAL_L} &= \text{TABLA_UMBRAL_L} + \text{TIEMPO_ACTUAL} \\ &= 0320h + 0Ah \\ &= 032Ah \end{aligned}$$

Ejemplo de Valores Leídos desde memoria:

$$\begin{aligned} \text{UMBRAL_MUX_H} &= \text{Memoria}[030Ah] = 04h \\ \text{UMBRAL_MUX_L} &= \text{Memoria}[032Ah] = 4Ch \end{aligned}$$

Tabla de Mapeo de Valores de ejemplo:

Tabla 4.1: Ejemplo de Mapeo para Valores Umbrales

DIP	DIR_H	DIR_L	UMBRAL_H	UMBRAL_L	Tiempo (s)
00000	0300h	0320h	00h	64h	5.0
00001	0301h	0321h	00h	C8h	10.0
...
01010	030Ah	032Ah	04h	4Ch	55.0
...
11111	031Fh	033Fh	EAh	60h	300.0

4.3.3. Lectura DIP Frecuencia base senoidal.

El sistema genera una señal senoidal con frecuencia variable controlada por DIP switches. La frecuencia se selecciona mediante 5 bits (P1.0-P1.4), proporcionando 32 posibles valores de índice. Estos índices se utilizan para buscar valores precalculados de TH1 y TL1 en una tabla de memoria de programa. Dado lo anterior, se tendrá el siguiente algoritmo que sigue el ingreso de frecuencia base de la señal senoidal a generar.

4.3.4. Datos de Frecuencia almacenados en memoria.

Se utiliza una tabla de búsqueda para mapear los valores del DIP switch a valores de recarga para el timer1. Se consideran 22 entradas a la tabla, correspondientes a la lectura de los bits P1.0-P1.4 mediante DIP switch, sin embargo, solo se consideran valores desde 00000-10101 en representación binaria.

Tabla 4.2: Estructura en memoria de valores para recarga de timer1

DIP	Canal 0	Canal 1	Canal 2	Canal 3	Canal 4	Canal 5	Canal 6	Canal 7
...
01111	TH1-TL1 (2 bytes)	TH1-TL1 (2 bytes)	TH1-TL1 (2 bytes)	TH1-TL1 (2 bytes)	TH1-TL1 (2 bytes)	TH1-TL1 (2 bytes)	TH1-TL1 (2 bytes)	TH1-TL1 (2 bytes)
...

La tabla 4.2 muestra un ejemplo de organización en memoria de los datos para recarga del timer1, se puede observar que: para un valor específico de lectura de DIP, se tienen 16 bytes de memoria que se subdividen en 8 segmentos de 2 bytes asignados para cada canal del multiplexor o bobina que se desea activar.

La fórmula para obtener la dirección de memoria y así acceder a los valores de frecuencia


se calcula como:

$$\text{Dirección} = \text{TABLA_FREC} + (\text{FREC_BASE_IDX} \times 16) + (\text{CANAL_ACTUAL} \times 2) \quad (4.2)$$

Donde:

- TABLA_FREC: Dirección base de la tabla .
- FREC_BASE_IDX: Índice de frecuencia base (0-21)
- CANAL_ACTUAL: Canal actual del multiplexor (0-7)
- 16: Bytes por grupo (8 canales × 2 bytes)
- 2: Bytes por canal (TH1 + TL1)

Dado lo anterior, se genera el siguiente flujo de lectura del DIP para asignar frecuencia base y posterior búsqueda en memoria del valor que recarga el timer1 para generar la frecuencia de la señal senoidal requerida.



(a) Flujo lectura y asignación DIP frec.

(b) Flujo lectura memoria DIP frec.

Figura 4.4: Diagrama flujo y asignación frecuencia senoidal.

El código en que se basa el diagrama de flujo observado en la figura 4.4a se puede consultar en la sección Anexo A.3.3 , mientras que para la figura 4.4b en Anexo A.3.5.

Ejemplo de búsqueda en memoria de frecuencia senoidal.

A modo de ejemplo, se considera la lectura del DIP de frecuencia base 00101₂ cuando se pasa del canal 2 al canal 3 del multiplexor activador de bobinas. Los valores se encuentran en formato hexadecimal.

- **TABLA_FRECUENCIAS:** 0340h (dirección base)
- **FREC_BASE_IDX:** 05h (DIP switch "00101₂")
- **CANAL_ACTUAL:** 03h (canal 3)

Cálculo de Dirección

$$\begin{aligned} \text{Base del grupo} &= \text{FREC_BASE_IDX} \times 16 \\ &= 05h \times 10h = 50h \end{aligned}$$

$$\begin{aligned} \text{Offset del canal} &= \text{CANAL_ACTUAL} \times 2 \\ &= 03h \times 02h = 06h \end{aligned}$$

$$\begin{aligned} \text{Dirección final} &= \text{TABLA_FRECUENCIAS} + \text{Base} + \text{Offset} \\ &= 0340h + 50h + 06h = 0396h \end{aligned}$$

Ejemplo de Tabla en memoria.

Tabla 4.3: Datos de ejemplo almacenados en memoria.

Dirección	Valor	Grupo	Canal	Byte
0340h	E1h	Grupo 0	Canal 0	TH1
0341h	BCh	Grupo 0	Canal 0	TL1
...
0390h	FFh	Grupo 5	Canal 0	TH1
0391h	41h	Grupo 5	Canal 0	TL1
...
0396h	FFh	Grupo 5	Canal 3	TH1
0397h	4Eh	Grupo 5	Canal 3	TL1
...


De esta forma, se obtienen los siguientes valores para las variables a ingresar como recarga de timer1, según el ejemplo dado:

$$TH1_COPY = Memoria[0396h] = FFh$$

$$TL1_COPY = Memoria[0397h] = 4Eh$$

4.3.5. Flujo general interrupciones.

Como se había indicado anteriormente, se considera usar el Timer0 del MCU para controlar los tiempos de activación de las bobinas generadoras del campo magnético, y usar el Timer1 para controlar la frecuencia de la señal senoidal generada. Los diagramas de flujo de los códigos que realizan estas acciones se presentan a continuación.



(a) Flujo control tiempo multiplexor.

(b) Flujo control frecuencia senoidal.

Figura 4.5: Flujo interrupciones señal senoidal.

En cuanto al manejo de interrupciones, en caso de que ocurran los 2 eventos de interrupciones al mismo tiempo, se establece como prioridad alta la interrupción del Timer1, mientras

que la interrupción del Timer0 se especifica con prioridad baja.

La figura 4.5a representa el flujo para controlar los tiempos de activación de las bobinas, a partir del cual se infiere que, cada 2 interrupciones del temporizador, se deriva a un proceso de multiplexor donde se verifican los tiempos que debe permanecer activo el canal del multiplexor asignado a cada bobina. El código asociado al flujo se puede consultar en la sección Anexo A.3.6.

Por otra parte, la figura 4.5b el flujo del código para generar la señal senoidal a la frecuencia deseada y consiste principalmente en enviar periódicamente cada uno de los 256 datos de la señal senoidal al DAC, según los tiempos de recarga del Timer1, que son establecidos en el proceso de multiplexor. El código asociado al flujo para generar la señal senoidal se puede consultar en la sección Anexo A.3.7.

4.3.6. Flujo proceso multiplexor.

La interrupción del temporizador que controla los tiempos del multiplexor tiene asociada una subrutina denominada 'proceso multiplexor'; esta subrutina es la encargada de contar la cantidad de interrupciones necesarias para alcanzar el umbral de tiempo en el que debe permanecer activa una bobina, y de esta forma, realizar el cambio de canal e indicar que se debe actualizar la frecuencia de la señal senoidal según el canal en uso. El diagrama de flujo asociado a este proceso se observa en la figura 4.6.




Figura 4.6: Diagrama flujo proceso multiplexor.

Ver código asociado al diagrama de flujo en la sección Anexo A.3.4.

4.4. Consideraciones de implementación.

Es necesario considerar el espacio en memoria que utilizará el código propuesto, el cual se puede calcular a partir del archivo .Ist que contiene la información de uso en memoria.

4.4.1. Consumo estimado de memoria RAM.

Tabla 4.4: Cálculo y utilización de memoria RAM interna del microcontrolador AT89C51.

Categoría	Dirección(es)	Cantidad	Unidad
Variables de bytes	30H–44H	21	bytes
Bytes no utilizados	3EH–3FH	2	bytes
Variables efectivas	30H–44H (sin 3EH–3FH)	19	bytes
Variables de bits	20H.0, 20H.1	2	bits
Total RAM utilizada	—	~20	bytes

La Tabla 4.4 resume la utilización de memoria RAM interna del microcontrolador AT89C51. Se emplean 19 bytes para variables de propósito general y 2 bits adicionales definidos en el byte direccionable a nivel de bit, resultando en un consumo efectivo aproximado de 20 bytes de RAM.

4.4.2. Consumo estimado de memoria ROM.

Tabla 4.5: Distribución de memoria ROM del sistema.

Sección	Dirección inicio	Dirección fin	Tamaño (bytes)
Vectores de interrupción	0000H	001DH	30
Código principal	0050H	01B1H	354
TABLA_UMBRAL_H	01FEH	021DH	32
TABLA_UMBRAL_L	021EH	023DH	32
TABLA_FRECUENCIAS	023EH	038DH	336
TABLA_SENO	039EH	049DH	256
TOTAL ROM	0000H	049DH	1182

La Tabla 4.5 muestra la distribución de la memoria de programa (ROM) del sistema implementado en el microcontrolador AT89C51. El firmware ocupa un total de 1,182 bytes,

comprendidos entre las direcciones 0000H y 049DH, lo que corresponde a una fracción reducida de la capacidad total disponible.

Tabla 4.6: Uso de memoria del microcontrolador AT89C51.

Tipo	Espacio ocupado	Espacio total (MCU 89C51)	Porcentaje de uso
ROM	1 182 bytes	4 096 bytes (4 KB)	28.9 %
RAM	~20 bytes	128 bytes	15.6 %

La Tabla 4.6 presenta un resumen del uso de memoria del microcontrolador AT89C51 empleado en el sistema desarrollado.

En cuanto a la memoria de programa (ROM), el firmware ocupa un total de 1,182 bytes, lo que corresponde al 28,9, % de la capacidad disponible de 4,096 bytes. Este valor evidencia un uso eficiente del espacio de memoria, manteniendo un margen suficiente para futuras ampliaciones o mejoras del código.

Por otra parte, la memoria de datos (RAM) presenta un consumo aproximado de 20 bytes, equivalente al 15,6, % del total disponible. Este bajo nivel de utilización confirma que la estrategia de asignación de variables y el manejo de bits direccionables se realizaron de manera óptima, garantizando estabilidad y eficiencia en la ejecución del sistema.

4.4.3. Jerarquía de Llamadas

La estructura del software se organiza de forma jerárquica, diferenciando claramente la etapa de inicialización, el bucle principal de ejecución y las rutinas de atención por interrupciones asociadas a los temporizadores del sistema. Esta organización facilita la comprensión del funcionamiento global del sistema y su posterior análisis.

1. Inicialización del sistema

- a) Configuración de puertos de entrada y salida (CONFIG_PUERTOS)
- b) Inicialización de variables del sistema (INICIAR_VARIABLES)
 - 1) Actualización del multiplexor (ACTUALIZAR_MULTIPLEXOR)
 - 2) Actualización del umbral de tiempo (ACTUALIZAR_UMBRAL_TIEMPO)
 - 3) Actualización de la frecuencia senoidal (ACTUALIZAR_FRECUENCIA_SENO)
- c) Configuración del temporizador Timer 0 (CONFIG_TIMER0)

d) Configuración del temporizador Timer 1 (CONFIG_TIMER1)

2. Bucle principal de ejecución (modo suspendido)

a) Lectura de los DIP switches de tiempo por canal (LEER_DIP_TIEMPO_CANAL)

b) Verificación de cambios en tiempo de multiplexado (VERIFICAR_CAMBIO_TIEMPO)

1) Reinicio del multiplexor ante detección de cambio (REINICIAR_MULTIPLEXOR)

a' Actualización del multiplexor (ACTUALIZAR_MULTIPLEXOR)

b' Actualización de la frecuencia senoidal, si el sistema se encuentra en marcha (ACTUALIZAR_FRECUENCIA_SENO)

c) Actualización del umbral de tiempo del sistema (ACTUALIZAR_UMBRAL_TIEMPO)

d) Lectura de los DIP switches de frecuencia base (LEER_DIP_FRECUENCIA_BASE)

e) Verificación de cambios en la frecuencia base (VERIFICAR_CAMBIO_FRECUENCIA)

1) Reinicio de multiplexor por detección de cambio (REINICIAR_MULTIPLEXOR)

3. Rutina de atención por interrupción del Timer 0

a) Procesamiento del multiplexor cada 50 ms (PROCESAR_MULTIPLEXOR)

1) Incremento del contador de multiplexación, solo si el sistema está en marcha (INCREMENTAR_CONTADOR_MUX)

2) Verificación del cambio de canal activo (VERIFICAR_CAMBIO_CANAL)

a' Cambio de canal del multiplexor al alcanzar el umbral de tiempo (CAMBIAR_CANAL_MUX)

■ Actualización del multiplexor (ACTUALIZAR_MULTIPLEXOR)

■ Actualización de la frecuencia senoidal, si el sistema se encuentra en marcha (ACTUALIZAR_FRECUENCIA_SENO)

b) Retorno de la rutina de interrupción.

4. Rutina de atención por interrupción del Timer 1

a) Generación de la señal senoidal con frecuencia variable, solo si el sistema se encuentra en marcha.

4.4.4. Tiempos de Ejecución por Rutina

La Tabla 4.7 presenta un resumen de los tiempos estimados de ejecución de las principales rutinas del sistema. Los valores han sido estimados considerando un microcontrolador basado en la arquitectura 8051 operando a una frecuencia de reloj de 24 MHz, y permiten verificar el cumplimiento de las restricciones temporales impuestas por las rutinas periódicas y de interrupción.

Tabla 4.7: Resumen de tiempos de ejecución de las rutinas del sistema

Categoría	Rutina	Ciclos (aprox.)	Tiempo (@24 MHz)	Frecuencia de ejecución
Configuración	CONFIG_PUERTOS	12	6 μ s	Inicio del sistema
	INICIAR_VARIABLES	90	45 μ s	Inicio del sistema
	CONFIG_TIMER0	8	4 μ s	Inicio del sistema
	CONFIG_TIMER1	8	4 μ s	Inicio del sistema
Bucle principal	LEER_DIP_TIEMPO_CANAL	20	10 μ s	Modo suspendido
	VERIFICAR_CAMBIO_TIEMPO	10–16	5–8 μ s	Modo suspendido
	LEER_DIP_FRECUENCIA_BASE	10	5 μ s	Modo suspendido
	VERIFICAR_CAMBIO_FRECUENCIA	10–16	5–8 μ s	Modo suspendido
	ACTUALIZAR_UMBRAL_TIEMPO	20	10 μ s	Cambio / inicio
Multiplexado	ACTUALIZAR_MULTIPLEXOR	10	5 μ s	Cambio de canal
	INCREMENTAR_CONTADOR_MUX	14	7 μ s	Cada 50 ms
	VERIFICAR_CAMBIO_CANAL	16–24	8–12 μ s	Cada 50 ms
	CAMBIAR_CANAL_MUX	30–40	15–20 μ s	Umbral alcanzado
	REINICIAR_MULTIPLEXOR	30–50	15–25 μ s	Reconfiguración
Generación	ACTUALIZAR_FRECUENCIA_SENO	80–100	40–50 μ s	Cambio canal/frec.
	ISR_TIMER1 (senoidal)	40–50	20–25 μ s	Frecuencia variable
Interrupciones	ISR_TIMER0	50–70	25–35 μ s	Cada 25 ms
	PROCESAR_MULTIPLEXOR	20–40	10–20 μ s	Cada 50 ms
	ISR_TIMER1 (completa)	40–50	20–25 μ s	Variable

Nota: En un 89c51 operando a 24MHz, cada ciclo de máquina son 12 ciclos de reloj, por lo que la frecuencia de ciclo de máquina es $24\text{MHz}/12 = 2\text{MHz}$, es decir, cada ciclo de máquina dura $0.5\mu\text{s}$.

Capítulo 5

Pruebas del sistema

5.1. Pruebas hardware.

5.1.1. Especificaciones Técnicas

Tabla 5.1: Especificaciones técnicas del sistema implementado

Parámetro	Especificación
Microcontrolador	AT89C51 (arquitectura Intel 8051)
Lenguaje de programación	Ensamblador (ASM)
Frecuencia del cristal	24 MHz
Entradas	Dos DIP switch de 5 bits y un DIP switch de 1 bit
Salidas	Convertidor digital-analógico (DAC) de 8 bits y control de multiplexor de 3 bits.
Memoria de programa utilizada	1,182 bytes (28,8 % del total disponible)
Compilador utilizado	MCU 8051 IDE
Simulador	Proteus Professional, versión 8.17

Las pruebas consideradas a continuación se realizan según los siguientes parámetros de ingreso:

- DIP tiempo: 00000₂ (5 [seg] de activación por canal).
- DIP frecuencia: 00000₂ (1[Hz] para canal 0).

5.1.2. Generación de señal senoidal.

Usando el osciloscopio en 'Proteus', se observa la señal generada a la salida del DAC0808, obteniéndose como respuesta la señal presentada a continuación.




Figura 5.1: Captura osciloscopio digital.


La figura 5.1 muestra que se genera una señal senoidal con presencia de cambios en su frecuencia, específicamente cuando se cumple el tiempo de activación indicado en DIP de entrada. En este caso el tiempo de oscilación aproximado medido mediante osciloscopio corresponde a:

$$T_{00000_2} = 5,33 - 0,35 = 4,98[seg]$$


El valor medido corresponde a 99.6 % del valor esperado.

5.1.3. Respuesta filtro.

Se procede a continuación a estudiar la respuesta de la etapa de filtrado de la señal senoidal, para lo cual se han ingresado los mismos parámetros indicados con anterioridad, los resultados se observan a continuación:



(a) Señal senoidal sin filtrar.



(b) Señal senoidal filtrada

Figura 5.2: Respuesta de filtro pasa bajos

La figura 5.2a muestra la señal antes de ingresar al filtro, mientras que la figura 5.2b muestra la señal luego de pasar por el filtro, se observa que la señal filtrada no presenta distorsiones y/o variaciones de amplitud con respecto a la señal previa.

5.1.4. Control multiplexor.

Haciendo uso del analizador lógico disponible en el software 'proteus', se procede a medir los pines P2.0, P2.1 y P2.2 con el fin de observar el correcto control del multiplexor para la activación de bobinas.




Figura 5.3: Lectura analizador lógico en P2.0, P2.1 y P2.2.

La figura 5.3 muestra la salida de los pines P2.0, P2.1 y P2.2 pasando de estado 111 al 000 para finalmente llegar al 001, que correspondería a desactivar la bobina final(7), para luego activar la bobina inicial(0) durante 5 segundos, y luego activar la segunda bobina (1).

5.1.5. Respuesta amplificador de corriente.

Se desea observar como responde el amplificador de corriente cuando es sometido a los cambios de frecuencia estipulados, de esta forma, se mide el voltaje en resistencia de emisor R6 = 2.2K, según el diagrama presente en Figura 3.6. Una captura de osciloscopio digital se presenta a continuación.




Figura 5.4: Voltaje en R6 según osciloscopio digital.

La figura 5.4 muestra el comportamiento de la señal de voltaje observado en la resistencia R6, cuando la frecuencia de la señal oscila en valores de: 8[Hz], 1[Hz] y 2[Hz] respectivamente. Luego, y a partir de Ley de Ohm se calcula la corriente que circula por la bobina.

- Para frecuencia de 8[Hz], se tiene una aproximación de corriente por la bobina:

$$I_{aprox} = \frac{1,75V}{2200\Omega} = 0,795[mA]$$

- Para frecuencia de 1 [Hz] se tiene una aproximación de corriente por la bobina:

$$I_{aprox} = \frac{1,38V}{2200\Omega} = 0,627[mA]$$

- Para frecuencia de 2 [Hz] se tiene una aproximación de corriente por la bobina:

$$I_{aprox} = \frac{1,63V}{2200\Omega} = 0,741[mA]$$

Según los cálculos de corriente aproximada y lo que se observa en la figura 5.4, es claro notar que, a medida que aumenta la frecuencia, también aumenta la corriente generada por la fuente. Junto a ello, se aprecia un peak de corriente que se produce al pasar de frecuencia 1[Hz] a 2[Hz].




Figura 5.5: Voltaje en R6 según osciloscopio digital.

La figura 5.5 muestra el voltaje en la resistencia R6 cuando la frecuencia de la señal generada pasa de 198 [Hz] a 184,5[Hz]. Se aprecia que ya no existe inestabilidad en la señal al ocurrir el cambio de frecuencia y canal. El detalle de corrientes generadas se presenta en la sección 5.2.2.

5.2. Pruebas según objetivos.

5.2.1. Frecuencias generadas.

Configurando un parámetro inicial de tiempo equivalente a 5 segundos de activación para cada bobina, se procede a medir la frecuencia de la señal senoidal generada por el MCU, obteniéndose como resultado la tabla que se presenta a continuación.

Tabla 5.2: Frecuencias [Hz] obtenidas para señal senoidal.

Switch DIP	Canal 0	Canal 1	Canal 2	Canal 3	Canal 4	Canal 5	Canal 6	Canal 7
00000	1,01	1,99	2,98	3,96	4,95	5,92	6,87	7,85
00001	8,81	9,73	10,78	11,71	12,59	13,56	14,45	15,40
00010	16,37	17,25	18,17	19,09	20,09	20,98	21,88	22,71
00011	23,70	24,59	25,37	25,99	27,13	28,20	28,89	29,83
00100	30,67	31,48	32,40	33,24	34,04	34,83	35,88	36,79
00101	37,11	38,26	39,08	39,82	40,77	41,48	42,48	43,23
00110	43,86	44,88	45,50	46,53	47,19	47,82	48,88	49,43
00111	50,20	51,52	52,22	52,80	53,50	54,20	54,98	55,71
01000	56,59	57,54	57,77	58,89	59,56	60,13	61,01	61,16
01001	62,34	63,01	63,90	64,35	65,32	66,14	66,84	67,48
01010	68,45	69,20	69,78	70,37	71,02	71,38	72,20	73,05
01011	73,64	74,02	75,02	75,82	76,57	77,04	77,94	78,62
01100	78,93	79,74	81,23	81,90	83,13	83,68	85,18	85,69
01101	86,81	87,49	88,42	88,81	90,50	91,49	92,94	94,25
01110	95,42	96,25	97,66	98,43	99,50	100,30	102,56	103,52
01111	105,60	107,18	108,46	109,41	111,23	112,87	114,03	115,07
10000	118,06	119,33	121,80	123,92	126,10	127,88	130,55	131,93
10001	134,05	136,05	139,47	141,04	144,51	147,28	149,93	151,98
10010	155,04	157,73	161,03	162,87	169,78	172,12	177,30	181,16
10011	184,50	189,04	194,93	198,02	198,02	198,02	198,02	198,02
10100	198,02	198,02	198,02	198,02	198,02	198,02	198,02	198,02
10101	198,02	198,02	198,02	198,02	198,02	198,02	198,02	198,02

5.2.2. Corriente circulante por bobina.

Estableciendo un tiempo de 5 segundos de activación para cada bobina, se mide el voltaje en la resistencia R6 (ver figura 3.6) y se calcula la corriente por el resistor, aplicando Ley de Ohm. Los resultados obtenidos para la medición de voltaje son los siguientes.

Tabla 5.3: Voltaje [V] medido en resistencia R6.

Switch DIP	Canal 0	Canal 1	Canal 2	Canal 3	Canal 4	Canal 5	Canal 6	Canal 7
00000	1,38	1,63	1,70	1,74	1,74	1,75	1,75	1,75
00001	1,76	1,76	1,76	1,76	1,76	1,76	1,76	1,76
00010	1,76	1,76	1,76	1,76	1,76	1,76	1,76	1,76
00011	1,76	1,76	1,76	1,76	1,76	1,76	1,76	1,76
00100	1,76	1,76	1,76	1,76	1,76	1,76	1,76	1,76
00101	1,76	1,76	1,76	1,76	1,76	1,76	1,76	1,76
00110	1,76	1,76	1,76	1,76	1,76	1,76	1,76	1,76
00111	1,76	1,76	1,76	1,76	1,76	1,76	1,76	1,76
01000	1,76	1,76	1,76	1,76	1,76	1,76	1,76	1,76
01001	1,76	1,76	1,76	1,76	1,76	1,76	1,76	1,76
01010	1,76	1,76	1,76	1,76	1,76	1,76	1,76	1,76
01011	1,76	1,76	1,76	1,76	1,76	1,76	1,76	1,76
01100	1,74	1,74	1,74	1,74	1,74	1,74	1,74	1,74
01101	1,74	1,74	1,74	1,74	1,74	1,74	1,74	1,74
01110	1,74	1,74	1,74	1,74	1,74	1,74	1,74	1,74
01111	1,74	1,74	1,74	1,74	1,74	1,74	1,74	1,74
10000	1,74	1,74	1,74	1,74	1,74	1,74	1,74	1,74
10001	1,74	1,74	1,74	1,74	1,74	1,74	1,74	1,74
10010	1,74	1,74	1,74	1,74	1,74	1,74	1,74	1,74
10011	1,72	1,72	1,72	1,72	1,72	1,72	1,72	1,72
10100	1,72	1,72	1,72	1,72	1,72	1,72	1,72	1,72
10101	1,72	1,72	1,72	1,72	1,72	1,72	1,72	1,72

Según se observa en la figura 5.4, existen alteraciones en el 'peak' de voltaje al realizar el cambio de frecuencia y activación de bobina, este cambio solo se observa para el rango de frecuencias entre 1 a 8 [Hz] y afecta al primer período de la señal generada, los valores medidos quedan plasmados en la tabla 5.4.

Tabla 5.4: Alteración inicial Voltaje [V] medido en resistencia R6.

Switch DIP	Canal 0	Canal 1	Canal 2	Canal 3	Canal 4	Canal 5	Canal 6	Canal 7
00000	1,01	1,76	1,85	1,85	1,81	1,76	1,76	1,76

A partir de los datos reflejados en las tablas 5.3 y 5.4 se obtienen los valores de corriente que aproximadamente circulan por la resistencia R6 cuyo magnitud es de 2200[Ω]. Los resultados se observan en las tablas 5.5 y 5.6

Tabla 5.5: Corriente [mA] calculada en resistencia R6.

Switch DIP	Canal 0	Canal 1	Canal 2	Canal 3	Canal 4	Canal 5	Canal 6	Canal 7
00000	0,63	0,74	0,77	0,79	0,79	0,80	0,80	0,80
00001	0,80	0,80	0,80	0,80	0,80	0,80	0,80	0,80
00010	0,80	0,80	0,80	0,80	0,80	0,80	0,80	0,80
00011	0,80	0,80	0,80	0,80	0,80	0,80	0,80	0,80
00100	0,80	0,80	0,80	0,80	0,80	0,80	0,80	0,80
00101	0,80	0,80	0,80	0,80	0,80	0,80	0,80	0,80
00110	0,80	0,80	0,80	0,80	0,80	0,80	0,80	0,80
00111	0,80	0,80	0,80	0,80	0,80	0,80	0,80	0,80
01000	0,80	0,80	0,80	0,80	0,80	0,80	0,80	0,80
01001	0,80	0,80	0,80	0,80	0,80	0,80	0,80	0,80
01010	0,80	0,80	0,80	0,80	0,80	0,80	0,80	0,80
01011	0,80	0,80	0,80	0,80	0,80	0,80	0,80	0,80
01100	0,79	0,79	0,79	0,79	0,79	0,79	0,79	0,79
01101	0,79	0,79	0,79	0,79	0,79	0,79	0,79	0,79
01110	0,79	0,79	0,79	0,79	0,79	0,79	0,79	0,79
01111	0,79	0,79	0,79	0,79	0,79	0,79	0,79	0,79
10000	0,79	0,79	0,79	0,79	0,79	0,79	0,79	0,79
10001	0,79	0,79	0,79	0,79	0,79	0,79	0,79	0,79
10010	0,79	0,79	0,79	0,79	0,79	0,79	0,79	0,79
10011	0,78	0,78	0,78	0,78	0,78	0,78	0,78	0,78
10100	0,78	0,78	0,78	0,78	0,78	0,78	0,78	0,78
10101	0,78	0,78	0,78	0,78	0,78	0,78	0,78	0,78

Switch DIP	Canal 0	Canal 1	Canal 2	Canal 3	Canal 4	Canal 5	Canal 6	Canal 7
00000	0,46	0,80	0,84	0,84	0,82	0,80	0,80	0,80

Tabla 5.6: Alteración inicial corriente [mA] en resistencia R6.

Los resultados observados en las tablas 5.5 y 5.6 muestran que las corrientes generadas no sobrepasan el umbral establecido de 1 [mA]. Al aplicar la ecuación 2.1 a los resultados anteriores, se obtienen las siguientes magnitudes de campo magnético generadas:

- Para una corriente promedio de magnitud 0,80 [mA], teóricamente se genera un campo magnético de magnitud 0,16[μT].
- Cuando ocurre la máxima alteración de corriente medida, equivalente a 0,84 [mA], teóricamente se genera un campo magnético de magnitud 0,168[μT].

De esta forma, considerando las magnitudes máximas de corriente generadas, se logra obtener un campo magnético con una magnitud menor a 0,2[μT]

Conclusiones

El proyecto desarrollado logra con éxito la generación de una señal senoidal, el barrido frecuencial y la activación, durante un tiempo previamente determinado, de una serie de bobinas helicoidales dispuestas en configuración matricial de 1 fila y 8 columnas.

Los resultados obtenidos para el consumo estimado de memoria RAM y ROM indican que el diseño propuesto cumple holgadamente con las restricciones de memoria del microcontrolador AT89C51, validando su adecuada selección para la aplicación desarrollada. Sin embargo, al analizar los resultados con respecto a la medición de las frecuencias generadas, se observa que no se cumplió el objetivo de alcanzar los 1000 [Hz] de la señal senoidal, logrando generar una frecuencia máxima de oscilación de 198,02 [Hz]. En cuanto a la magnitud del campo magnético que se genera, se ha obtenido una corriente promedio máxima de 0,8 [mA], registrándose un 'peak' máximo de 0,84 [mA], equivalente a generar un campo magnético de magnitud promedio 0,16[μT] con 'peaks' que alcanzan una magnitud de 0,168[μT] cuando se producen cambios de activación de bobinas y frecuencia de la señal senoidal.

Si bien el proyecto ha logrado cumplir con gran parte de los objetivos planteados, existen consideraciones y mejoras que pueden aplicarse y que ayudarían a cumplir y expandir la totalidad de los objetivos planteados:

- Se recomienda optar por un microcontrolador que admita un cristal con una mayor frecuencia de oscilación, mejorando de esta forma la velocidad con la que el microcontrolador puede generar los datos de la señal senoidal.
- Una mejora en las capacidades del microcontrolador permitiría estudiar la implementación de una mayor cantidad de filas y/o columnas de bobinas generadoras de campo magnético.
- Una disminución en la cantidad de datos para generar la señal senoidal debe permitir al microcontrolador generar una señal con una mayor frecuencia. Sin embargo, es necesario considerar el efecto que produce la disminución de los datos en la calidad de la señal generada.

Bibliografía

- [1] I. C. on Non-Ionizing Radiation Protection (ICNIRP), “Guidelines for limiting exposure to time-varying electric and magnetic fields (1 hz to 100 khz),” *Health Physics*, vol. 99, no. 6, pp. 818–836, 2010.
- [2] M. Anaya, E. Barbará, J. Padrón, S. Borrego, O. Valdés, and A. Molina, “Influencia del campo magnético sobre el crecimiento de microorganismos patógenos ambientales aislados en el archivo nacional de la república de cuba,” *Biomedica*, vol. 35, pp. 325–336, sep 2015. <https://revistabiomedica.org/index.php/biomedica/article/view/2569>.
- [3] Y. Xiao, L. Zhao, and R. Peng, “Effects of electromagnetic waves on pathogenic viruses and relevant mechanisms: a review,” *Virology Journal*, vol. 19, p. 161, 2022.
- [4] J. Schüz and A. Ahlbom, “Exposure to electromagnetic fields and the risk of childhood leukaemia: a review,” *Radiation Protection Dosimetry*, vol. 132, no. 2, pp. 202–211, 2008. Epub 2008 Oct 16.
- [5] A. K. Charbe, N. Chide, and V. Keswani, “Waveform generator using microcontroller 89c51,” *IJSRD - International Journal for Scientific Research & Development*, vol. 3, no. 4, p. 2085, 2015. Disponible en: <https://ijsrd.com/Article.php?manuscript=IJSRDV3I41156>,.
- [6] D. J. Griffiths, *Introduction to Electrodynamics*. Pearson, 4 ed., 2013.
- [7] H. A. Wheeler, “Simple inductance formulas for radio coils,” *Proceedings of the IRE*, vol. 16, no. 10, pp. 1398–1400, 1928.
- [8] Atmel (Microchip Technology), *AT89C51 8-Bit Microcontroller with 4K Bytes Flash Datasheet*. Microchip Technology Inc., Chandler, AZ, USA, 2000. Datasheet for the AT89C51 8-bit microcontroller with 4K bytes Flash memory; available from Microchip/Atmel.

-
- [9] Texas Instruments, *DAC0808 8-Bit D/A Converter Datasheet*. Texas Instruments, Dallas, TX, USA, 1999. Literature Number SNAS539A; 8-Bit digital-to-analog converter, available from Texas Instruments.
- [10] Texas Instruments Incorporated, “Active low-pass filter design,” Application Note SLOA049D, Texas Instruments, 2000-07. SLOA049D – JULY 2000 – REVISED FEBRUARY 2023.
- [11] Texas Instruments / ON Semiconductor / Fairchild Semiconductor, *CD4051 CMOS Single 8-Channel Analog Multiplexer/Demultiplexer with Logic-Level Conversion Datasheet*. Texas Instruments Incorporated, Dallas, TX, USA, 2015. Datasheet for the CD405xB series analog multiplexer/demultiplexer devices; CMOS 8-channel with logic-level conversion.

Apéndice A

Anexo

A.1. Mapa de Memoria y Definición de Variables

```
1 ; MAPA DE MEMORIA DEL SISTEMA
2 ; Banco de registros 0 (00H-07H): Uso general
3 ; Direcciones 08H-1FH: Pilas del sistema
4
5 ; Variables del sistema (30H-4FH):
6 CONTADOR_25MS    DATA 30H      ; Contador de interrupciones de 25ms
7 CONTADOR_MUX_H   DATA 31H      ; Contador tiempo canal (alto)
8 CONTADOR_MUX_L   DATA 32H      ; Contador tiempo canal (bajo)
9 UMBRAL_MUX_H     DATA 33H      ; Umbral tiempo canal (alto)
10 UMBRAL_MUX_L    DATA 34H      ; Umbral tiempo canal (bajo)
11 CANAL_ACTUAL    DATA 35H      ; Canal multiplexor actual (0-7)
12 TIEMPO_ACTUAL   DATA 36H      ; Valor tiempo actual: lectura P2
13 FREC_BASE_IDX   DATA 37H      ; Índice frecuencia base (0-31)
14 TH1_VALUE       DATA 38H      ; Valor TH1 para frecuencia
15 TL1_VALUE       DATA 39H      ; Valor TL1 para frecuencia
16 INDICE_SENO     DATA 3AH      ; Índice tabla senoidal (0-255)
17 INDICE_FREC     DATA 3BH      ; Índice frecuencia actual
18 FREC_ACTUAL     DATA 3CH      ; Frecuencia actual calculada
19 FREC_BASE_ANTERIOR DATA 3DH    ; Para detectar cambios en frecuencia
20 TH1_COPY        DATA 40H      ; Copia segura de TH1
21 TL1_COPY        DATA 41H      ; Copia segura de TL1
22 TIEMPO_ANTERIOR DATA 42H      ; Para detectar cambios en tiempo de canal
23 TIEMPO_SUSPENDIDO DATA 43H    ; Tiempo configurado en modo suspendido
24 FREC_SUSPENDIDO DATA 44H      ; Frecuencia configurada en modo suspendido
25
```

```

26 ; Bits del sistema (20H-2FH):
27 ESTADO_SISTEMA BIT 20H.0 ; 0=Suspendido, 1=Marcha
28 ESTADO_ANTERIOR BIT 20H.1 ; Para detectar cambios de estado
29
30 ; Asignación de puertos:
31 LED_INDICADOR BIT P3.7 ; LED estado (1=Apagado, 0=Encendido)
  
```

Código A.1: Mapa memoria del sistema

A.2. Código Principal del Sistema

A.2.1. Vectores de Interrupción y Configuración Inicial

```

1 ; ===== VECTORES DE INTERRUPCIÓN =====
2         ORG      0000H
3         LJMP     INICIO
4
5         ORG      000BH
6         LJMP     ISR_TIMER0 ; Timer0 - Multiplexor
7
8         ORG      001BH
9         LJMP     ISR_TIMER1 ; Timer1 - Senal senoidal
10
11 ; ===== PROGRAMA PRINCIPAL =====
12         ORG      50H
13
14 INICIO:  ACALL    CONFIG_PUERTOS
15         ACALL    INICIAR_VARIABLES
16         ACALL    CONFIG_TIMER0
17         ACALL    CONFIG_TIMER1
18
19         SETB    PT1 ; Timer1 alta prioridad
20         CLR     PT0 ; Timer0 baja prioridad
21
22         SETB    EA ; Habilitar interrupciones globales
23         SETB    ET0 ; Habilitar Timer0
24         SETB    ET1 ; Habilitar Timer1
25         SETB    TR0 ; Iniciar Timer0
26         SETB    TR1 ; Iniciar Timer1
  
```

Código A.2: Vectores interrupción e Inicio

A.2.2. Bucle Principal de Control

```

1
2 LOOP_PRINCIPAL :
3     MOV     C, P1.7                ; Leer P1.7 (0=Suspendido,
   1=Marcha)
4     CPL     C                      ; Invertir lógica
5     MOV     ESTADO_SISTEMA, C      ; Guardar estado
6     JB      ESTADO_SISTEMA, MODO_MARCHA
7
8 MODO_SUSPENDIDO :
9     ; Detener generación de señal senoidal
10    CLR     TR1                    ; Detener Timer1
11    MOV     P0, #80H               ; DAC en valor neutro (128)
12    CLR     LED_INDICADOR          ; LED apagado
13
14    ACALL   LEER_DIP_TIEMPO_CANAL
15    ACALL   VERIFICAR_CAMBIO_TIEMPO
16    ACALL   ACTUALIZAR_UMBRAL_TIEMPO
17    ACALL   LEER_DIP_FRECUENCIA_BASE
18    ACALL   VERIFICAR_CAMBIO_FRECUENCIA
19
20    MOV     A, TIEMPO_ACTUAL
21    MOV     TIEMPO_SUSPENDIDO, A
22    MOV     A, FREC_BASE_IDX
23    MOV     FREC_SUSPENDIDO, A
24
25
26    SJMP    CONTINUAR_LOOP
27
28 MODO_MARCHA :
29     ; Iniciar generación de señal senoidal
30    SETB    TR1                    ; Iniciar Timer1
31    SETB    LED_INDICADOR          ; LED ENCENDIDO
32 CONTINUAR_LOOP :
33    SJMP    LOOP_PRINCIPAL
  
```

Código A.3: Rutina principal de control y estados del sistema.

A.3. Módulos del Sistema

A.3.1. Inicialización y Configuración.

```

1 ; =====
2 ; CONFIGURAR PUERTOS I/O
3 ; =====
4
5 CONFIG_PUERTOS :
6     MOV     P0, #80H           ; P0 salida DAC
7     MOV     P1, #0FFH         ; P1 entrada con pull-ups internos
8     MOV     P2, #0F8H         ; P2.0-P2.2 salida multiplexor
9                                     ; P2.3-P2.7 entrada DIP.
10    MOV     P3, #80H          ; P3.7 como salida para LED
11    SETB    LED_INDICADOR     ; LED inicialmente apagado
12    RET
13
14 ; =====
15 ; INICIAR VARIABLES DEL SISTEMA
16 ; =====
17 INICIAR_VARIABLES :           ; Variables multiplexor
18     MOV     CANAL_ACTUAL, #0           ; Canal inicial 0
19     MOV     CONTADOR_25MS, #0         ; Contador interrupciones
20     MOV     CONTADOR_MUX_H, #0        ; Contador tiempo (alto)
21     MOV     CONTADOR_MUX_L, #0        ; Contador tiempo (bajo)
22     MOV     TIEMPO_ACTUAL, #0         ; Tiempo por defecto
23     MOV     TIEMPO_ANTERIOR, #0FFH   ; Forzar 1era detección
24     MOV     UMBRAL_MUX_H, #00H       ; Umbral por defecto
25     MOV     UMBRAL_MUX_L, #64H       ; 100 ms iniciales
26
27                                     ; Variables de señal senoidal
28     MOV     FREC_BASE_IDX, #0         ; Frecuencia base inicial
29     MOV     FREC_BASE_ANTERIOR, #0FFH ; Forzar 1era
30                                     actualización
31     MOV     INDICE_SENO, #0           ; Indice tabla seno
32     MOV     INDICE_FREQ, #0          ; Indice frecuencia
33     MOV     FREC_ACTUAL, #0           ; Frecuencia actual
34
35                                     ; Valores por defecto Timer1
36     MOV     TH1_VALUE, #0E1H         ; TH1 inicial
37     MOV     TL1_VALUE, #0BCH         ; TL1 inicial
38     MOV     TH1_COPY, #0E1H         ; Copia segura TH1
  
```

```

38         MOV     TL1_COPY, #0BCH           ; Copia segura TL1
39
40         ; Variables de estado
41         CLR     ESTADO_SISTEMA           ; Iniciar suspendido
42         CLR     ESTADO_ANTERIOR
43         MOV     TIEMPO_SUSPENDIDO, #0    ; Configuración guardada
44         MOV     FREC_SUSPENDIDO, #0     ; Frecuencia guardada
45
46         ; Inicialización hardware
47         ACALL   ACTUALIZAR_MULTIPLEXOR   ; Mostrar canal 0
48         ACALL   ACTUALIZAR_UMBRAL_TIEMPO ; Cargar umbral inicial
49         ACALL   ACTUALIZAR_FRECUENCIA_SENO ; Cargar frec. inicial
50
51         RET
52
53 ; =====
54 ; CONFIGURAR TEMPORIZADOR 0 (MULTIPLEXOR)
55 ; =====
56 CONFIG_TIMER0:
57         ; Timer0 en modo 1 (16 bits) para 25ms
58         ; Fórmula: T = (65536 - TH0TL0) * 1.085 us
59         ; Para 25ms: 65536 - 23040 = 42496 = 0xA600
60         MOV     TMOD, #00000001B
61         MOV     TH0, #3CH               ; 0x3C = 60
62         MOV     TL0, #0B0H              ; 0xB0 = 176  0x3CB0 = 15,536
63         RET
64
65 ; =====
66 ; CONFIGURAR TEMPORIZADOR 1 (SEÑAL SENOIDAL)
67 ; =====
68 CONFIG_TIMER1:
69         ORL     TMOD, #00010000B       ; Timer1 en modo 1 (16 bits)
70         MOV     TH1, TH1_COPY           ; Carga valores iniciales
71         MOV     TL1, TL1_COPY
72         RET

```

Código A.4: Rutina de inicialización, configuración puertos y timers.

A.3.2. Lectura de Entrada DIP Switch tiempo.

```

1 ;=====
2 ; LECTURA DE DIP SWITCH DE TIEMPO POR CANAL (P2.3-P2.7)
3 ;=====
4 LEER_DIP_TIEMPO_CANAL :
5     MOV     A, P2           ; Leer P2 completo
6     ANL     A, #0F8H       ; Mantener bits P2.3-P2.7
7     RR      A              ; Rotar 3 veces para
8     RR      A              ; alinear bits 0-4
9     RR      A
10    ANL     A, #1FH        ; Asegurar 5 bits (0-31)
11    CPL     A              ; Invertir bits (DIP pull-up)
12    ANL     A, #1FH        ; Mantener 5 bits
13    MOV     TIEMPO_ACTUAL, A ; Guardar valor
14    RET
15
16 ;=====
17 ; VERIFICAR CAMBIO DE TIEMPO POR CANAL
18 ;=====
19 VERIFICAR_CAMBIO_TIEMPO :
20     MOV     A, TIEMPO_ACTUAL
21     CJNE   A, TIEMPO_ANTERIOR, CAMBIO_TIEMPO_DETECTADO
22     RET
23
24 CAMBIO_TIEMPO_DETECTADO :
25     MOV     TIEMPO_ANTERIOR, A
26     ACALL  REINICIAR_MULTIPLEXOR
27     RET
  
```

Código A.5: Rutina de lectura de entradas

A.3.3. Lectura de Entrada DIP Switch frecuencia base.

```

1 ;=====
2 ; LECTURA DE DIP SWITCH DE FRECUENCIA BASE (P1.0-P1.4)
3 ;=====
4 LEER_DIP_FRECUENCIA_BASE :
5     MOV     A, P1           ; Leer P1(frec. base)
6     CPL     A               ; Invertir (DIP en pull-up)
7     ANL     A, #1FH        ; Mantener 5 bits (0-31)
8     MOV     FREC_BASE_IDX, A
9     RET
10
11 ;=====
12 ; VERIFICAR CAMBIO DE FRECUENCIA BASE
13 ;=====
14 VERIFICAR_CAMBIO_FRECUENCIA :
15     MOV     A, FREC_BASE_IDX
16     CJNE   A, FREC_BASE_ANTERIOR, CAMBIO_FREQ_DETECTADO
17     RET
18
19 CAMBIO_FREQ_DETECTADO :
20     MOV     FREC_BASE_ANTERIOR, A
21     ACALL  REINICIAR_MULTIPLEXOR ; Reiniciar cambio frec.
22     RET
  
```

Código A.6: Rutina de lectura de entradas

A.3.4. Control de Canales del Multiplexor

```

1 ;=====
2 ; PROCESO DEL MULTIPLEXOR (LLAMADO CADA 50ms)
3 ;=====
4 PROCESAR_MULTIPLEXOR :
5     ; Verificar si se está en modo marcha
6     JNB     ESTADO_SISTEMA, SALIR_PROCESAR_MUX
7     ACALL  INCREMENTAR_CONTADOR_MUX
8     ACALL  VERIFICAR_CAMBIO_CANAL
9 SALIR_PROCESAR_MUX :
10    RET
11 ;=====
12 ; INCREMENTO DEL CONTADOR DE TIEMPO DEL CANAL
13 ;=====
  
```

```

14 INCREMENTAR_CONTADOR_MUX :
15     MOV     A, CONTADOR_MUX_L
16     ADD     A, #1                ; Incrementar parte baja
17     MOV     CONTADOR_MUX_L, A
18     MOV     A, CONTADOR_MUX_H
19     ADDC    A, #0                ; Sumar acarreo si hay
20     MOV     CONTADOR_MUX_H, A
21     RET
22
23 ;=====
24 ; VERIFICAR CAMBIO DE CANAL
25 ;=====
26 VERIFICAR_CAMBIO_CANAL :
27     MOV     A, CONTADOR_MUX_L    ; Comparar parte baja contador
28     CJNE    A, UMBRAL_MUX_L, NO_CAMBIO_CANAL
29     MOV     A, CONTADOR_MUX_H    ; Si parte baja igual,
30                                     comparar parte alta
31     CJNE    A, UMBRAL_MUX_H, NO_CAMBIO_CANAL
32
33     ACALL   CAMBIAR_CANAL_MUX    ; Ambos iguales:
34                                     tiempo cumplido, cambiar canal
35
36 NO_CAMBIO_CANAL :
37     RET
38 ;=====
39 ; CAMBIO DE CANAL DEL MULTIPLEXOR
40 ;=====
41 CAMBIAR_CANAL_MUX :
42     MOV     CONTADOR_MUX_H, #0    ; Reiniciar contadores tiempo
43     MOV     CONTADOR_MUX_L, #0
44
45     MOV     A, CANAL_ACTUAL        ; Calculo siguiente canal
46     INC     A
47     CJNE    A, #8, CONTINUAR_CANAL
48     MOV     A, #0                ; Reiniciar a canal 0
49
50 CONTINUAR_CANAL :
51     MOV     CANAL_ACTUAL, A
52     ACALL   ACTUALIZAR_MULTIPLEXOR ; Actualiza canal mux.
53     ; Solo actualizar frecuencia si estamos en modo marcha
54     JB     ESTADO_SISTEMA, ACTUALIZAR_EN_MARCHA
55     RET

```

```

56
57 ACTUALIZAR_EN_MARCHA :
58         ACALL   ACTUALIZAR_FRECUENCIA_SENO   ; Para nuevo canal
59         RET
60
61 ;=====
62 ; ACTUALIZAR SALIDA DEL MULTIPLEXOR
63 ;=====
64 ACTUALIZAR_MULTIPLEXOR:                               ;Actualiza bits(0-2) puerto P2
65         MOV     A, P2
66         ANL     A, #0F8H                               ; Limpiar bits 0-2
67         ORL     A, CANAL_ACTUAL                       ; Establecer nuevo canal
68         MOV     P2, A
69         RET
70
71 ;=====
72 ; REINICIO COMPLETO DEL MULTIPLEXOR
73 ;=====
74 REINICIAR_MULTIPLEXOR:
75         CLR     EA                                     ; Deshabilitar interrupciones
76         MOV     CANAL_ACTUAL, #0                       ; Ir al canal 0
77         MOV     CONTADOR_MUX_H, #0                     ; Reiniciar contadores
78         MOV     CONTADOR_MUX_L, #0
79         MOV     CONTADOR_25MS, #0
80         ACALL   ACTUALIZAR_MULTIPLEXOR                 ; Actualizar hardware
81
82         ; Solo actualizar frecuencia si está en modo marcha
83         JB      ESTADO_SISTEMA, REINICIO_EN_MARCHA
84         SETB    EA                                     ; Rehabilitar
85         interrupciones
86         RET
87 REINICIO_EN_MARCHA :
88         ACALL   ACTUALIZAR_FRECUENCIA_SENO           ; Actualizar frecuencia
89         SETB    EA                                     ; Rehabilitar
90         interrupciones
91         RET
  
```

Código A.7: Rutinas de control multiplexor

A.3.5. Actualización de Frecuencia Senoidal

```

1 ;=====
2 ; ACTUALIZAR FRECUENCIA POR CANAL Y DIP DE FRECUENCIA
3 ;=====
4 ACTUALIZAR_FRECUENCIA_SENO:
5     ; Calcular dirección base en tabla: FREC_BASE_IDX * 16
6     ; (8 canales * 2 bytes por canal = 16 bytes por DIP)
7     MOV     A, FREC_BASE_IDX
8     MOV     B, #16
9     MUL     AB                ; Resultado en A (bajo) y B (alto)
10
11     ; Sumar dirección base de la tabla
12     ADD     A, #LOW(TABLA_FRECUENCIAS)
13     MOV     DPL, A
14     MOV     A, B
15     ADDC   A, #HIGH(TABLA_FRECUENCIAS)
16     MOV     DPH, A
17
18     ; Calcular offset del canal: CANAL_ACTUAL * 2
19     MOV     A, CANAL_ACTUAL
20     MOV     B, #2
21     MUL     AB                ; A = CANAL_ACTUAL * 2
22     ADD     A, DPL            ; Sumar offset a dirección base
23     MOV     DPL, A
24     MOV     A, #0
25     ADDC   A, DPH
26     MOV     DPH, A
27
28     ; Leer valores con protección atómica
29     CLR     EA                ; Deshabilitar interrupciones
30
31     ; Leer TH1 (byte alto) de la tabla
32     CLR     A
33     MOVC   A, @A+DPTR        ; Leer desde tabla de programa
34     MOV     TH1_VALUE, A     ; Guardar en variable
35     MOV     TH1_COPY, A     ; Copia atómica para ISR
36
37     ; Leer TL1 (byte bajo) de la tabla
38     INC     DPTR
39     CLR     A
40     MOVC   A, @A+DPTR
41     MOV     TL1_VALUE, A
  
```

```

42         MOV     TL1_COPY, A           ; Copia atómica
43
44         ; Aplicar nuevos valores al Timer1 inmediatamente si está en
marcha
45         JB     ESTADO_SISTEMA, APLICAR_VALORES_TIMER1
46         SETB   EA                     ; Rehabilitar interrupciones
47         RET
48
49 APLICAR_VALORES_TIMER1:
50         MOV     TH1, TH1_COPY
51         MOV     TL1, TL1_COPY
52
53         SETB   EA                     ; Rehabilitar interrupciones
54         RET
55
56 ; =====
57 ; ACTUALIZAR UMBRAL DE TIEMPO POR CANAL
58 ; =====
59 ACTUALIZAR_UMBRAL_TIEMPO:
60         ; Leer umbral alto de la tabla
61         MOV     A, TIEMPO_ACTUAL
62         MOV     DPTR, #TABLA_UMBRAL_H
63         MOVC   A, @A+DPTR
64         MOV     UMBRAL_MUX_H, A
65
66         ; Leer umbral bajo de la tabla
67         MOV     A, TIEMPO_ACTUAL
68         MOV     DPTR, #TABLA_UMBRAL_L
69         MOVC   A, @A+DPTR
70         MOV     UMBRAL_MUX_L, A
71         RET

```

Código A.8: Rutina de actualización de Frecuencia Senoidal

A.3.6. Interrupciones del Sistema: Timer0

Control de tiempo del Multiplexor

```

1 ; =====
2 ;  INTERRUPCIÓN TIMER0
3 ; =====
4 ISR_TIMER0 :
5     PUSH    PSW                ;Preservar registros
6     PUSH    ACC
7     PUSH    DPL
8     PUSH    DPH
9
10    MOV     TH0, #3CH           ;Recargar timer 25ms
11    MOV     TL0, #0B0H
12
13    INC     CONTADOR_25MS       ;Incrementar contador
14    MOV     A, CONTADOR_25MS
15    CJNE   A, #2, FIN_ISR_TIMER0
16
17    MOV     CONTADOR_25MS, #0
18    ACALL  PROCESAR_MULTIPLEXOR ;Rutina multiplexor
19
20 FIN_ISR_TIMER0 :
21    POP     DPH                ;Restaurar registros
22    POP     DPL
23    POP     ACC
24    POP     PSW
25    RETI
  
```

Código A.9: Rutina interrupción TIMER0

A.3.7. Interrupciones del Sistema: Timer1

Generación de la señal Senoidal

```

1 ;  INTERRUPCIÓN TIMER1
2 ;  =====
3 ISR_TIMER1:      ; Verificar si está en modo marcha
4                 JB      ESTADO_SISTEMA, GENERAR_SENAL
5
6                 ; Modo suspendido: no generar señal, salir
7                 POP     DPH                ; Restaurar registros
8                 POP     DPL
9                 POP     ACC
10                POP     PSW
11                RETI
12
13 GENERAR_SENAL :
14                PUSH    PSW                ;preservar registros
15                PUSH    ACC
16                PUSH    DPL
17                PUSH    DPH
18
19                MOV     TH1, TH1_COPY      ;recargar timer
20                MOV     TL1, TL1_COPY
21
22                MOV     A, INDICE_SENO     ;obtener dato de tabla seno
23                MOV     DPTR, #TABLA_SENO
24                MOVC    A, @A+DPTR
25                MOV     P0, A              ;enviar dato a DAC
26
27                INC     INDICE_SENO        ;incrementar indice (0-256)
28                MOV     A, INDICE_SENO
29                CJNE    A, #0, NO_REINICIAR_INDICE
30                MOV     INDICE_SENO, #0
31
32 NO_REINICIAR_INDICE:
33                POP     DPH                ;Restaurar registros
34                POP     DPL
35                POP     ACC
36                POP     PSW
37                RETI
  
```

Código A.10: Rutina interrupción TIMER1

A.4. Tablas de datos almacenados en memoria

A.4.1. Umbrales de Tiempo

```

1 ;=====
2 ; TABLA DE UMBRALES PARA TIEMPO POR CANAL (PARTE ALTA)
3 ;=====
4 ; Valores calculados para tiempo total = (UMBRAL_H * 256 + UMBRAL_L) * 50ms
5 TABLA_UMBRAL_H:
6     DB 00H, 00H, 01H, 01H, 01H, 02H, 02H, 03H      ; DIP 0-7
7     DB 03H, 03H, 04H, 04H, 07H, 09H, 0BH, 0EH      ; DIP 8-15
8     DB 10H, 12H, 17H, 1CH, 20H, 25H, 2AH, 2EH      ; DIP 16-23
9     DB 46H, 5DH, 75H, 8CH, 0A4H, 0BBH, 0D2H, 0EAH  ; DIP 24-31
10
11 ;=====
12 ; TABLA DE UMBRALES PARA TIEMPO POR CANAL (PARTE BAJA)
13 ;=====
14 TABLA_UMBRAL_L:
15     DB 64H, 0C8H, 2CH, 90H, 0F4H, 58H, 0BCH, 20H   ; DIP 0-7
16     DB 84H, 0E8H, 4CH, 0B0H, 08H, 60H, 0B8H, 10H   ; DIP 8-15
17     DB 68H, 0C0H, 70H, 20H, 0D0H, 80H, 30H, 0E0H   ; DIP 16-23
18     DB 50H, 0C0H, 30H, 0A0H, 10H, 80H, 0F0H, 60H   ; DIP 24-31

```

Código A.11: Tabla umbrales de tiempo

A.4.2. Valores de frecuencia.

```

1 ;=====
2 ; TABLA DE VALORES DE FRECUENCIA POR CANAL Y DIP
3 ;=====
4 ; Estructura: 22 grupos (DIP 0-21) * 8 Canales * 2 bytes = 352 bytes
5 ; Cada entrada: TH1 (byte alto) + TL1 (byte bajo) para Timer1
6 ; Acceso: Dirección = TABLA_FRECUENCIAS + (FREC_BASE_IDX * 16) + (CANAL * 2)
7 ;=====
8 TABLA_FRECUENCIAS:
9 DB 0E1H,0BCH,0F0H,0BEH,0F5H,0D4H,0F8H,05FH,0F9H,0E6H,0FAH,0EAH,0FBH,0A4H,0
10  FCH,02FH      ; DIP0
11 DB 0FCH,09CH,0FCH,0F3H,0FDH,03AH,0FDH,075H,0FDH,0A7H,0FDH,0D2H,0FDH,0F7H,0
12  FEH,018H      ; DIP1
13 DB 0FEH,034H,0FEH,04EH,0FEH,065H,0FEH,079H,0FEH,08CH,0FEH,09DH,0FEH,0ACH,0
14  FEH,0BAH      ; DIP2

```

12	DB 0FEH,0C8H,0FEH,0D4H,0FEH,0DFH,0FEH,0E9H,0FEH,0F3H,0FEH,0FCH,0FFH,004H,0FFH,00CH ; DIP3
13	DB 0FFH,013H,0FFH,01AH,0FFH,021H,0FFH,027H,0FFH,02DH,0FFH,032H,0FFH,038H,0FFH,03DH ; DIP4
14	DB 0FFH,041H,0FFH,046H,0FFH,04AH,0FFH,04EH,0FFH,052H,0FFH,056H,0FFH,05AH,0FFH,05DH ; DIP5
15	DB 0FFH,061H,0FFH,064H,0FFH,067H,0FFH,06AH,0FFH,06DH,0FFH,06FH,0FFH,072H,0FFH,074H ; DIP6
16	DB 0FFH,077H,0FFH,079H,0FFH,07CH,0FFH,07EH,0FFH,080H,0FFH,082H,0FFH,084H,0FFH,086H ; DIP7
17	DB 0FFH,088H,0FFH,08AH,0FFH,08BH,0FFH,08DH,0FFH,08FH,0FFH,090H,0FFH,092H,0FFH,093H ; DIP8
18	DB 0FFH,095H,0FFH,096H,0FFH,098H,0FFH,099H,0FFH,09BH,0FFH,09CH,0FFH,09DH,0FFH,09EH ; DIP9
19	DB 0FFH,0A0H,0FFH,0A1H,0FFH,0A2H,0FFH,0A3H,0FFH,0A4H,0FFH,0A5H,0FFH,0A6H,0FFH,0A7H ; DIP10
20	DB 0FFH,0A8H,0FFH,0A9H,0FFH,0AAH,0FFH,0ABH,0FFH,0ACH,0FFH,0ADH,0FFH,0AEH,0FFH,0AFH ; DIP11
21	DB 0FFH,0B0H,0FFH,0B1H,0FFH,0B2H,0FFH,0B3H,0FFH,0B4H,0FFH,0B5H,0FFH,0B6H,0FFH,0B7H ; DIP12
22	DB 0FFH,0B8H,0FFH,0B9H,0FFH,0BAH,0FFH,0BBH,0FFH,0BCH,0FFH,0BDH,0FFH,0BEH,0FFH,0BFH ; DIP13
23	DB 0FFH,0C0H,0FFH,0C1H,0FFH,0C2H,0FFH,0C3H,0FFH,0C4H,0FFH,0C5H,0FFH,0C6H,0FFH,0C7H ; DIP14
24	DB 0FFH,0C8H,0FFH,0C9H,0FFH,0CAH,0FFH,0CBH,0FFH,0CCH,0FFH,0CDH,0FFH,0CEH,0FFH,0CFH ; DIP15
25	DB 0FFH,0D0H,0FFH,0D1H,0FFH,0D2H,0FFH,0D3H,0FFH,0D4H,0FFH,0D5H,0FFH,0D6H,0FFH,0D7H ; DIP16
26	DB 0FFH,0D8H,0FFH,0D9H,0FFH,0DAH,0FFH,0DBH,0FFH,0DCH,0FFH,0DDH,0FFH,0DEH,0FFH,0DFH ; DIP17
27	DB 0FFH,0E0H,0FFH,0E1H,0FFH,0E2H,0FFH,0E3H,0FFH,0E4H,0FFH,0E5H,0FFH,0E6H,0FFH,0E7H ; DIP18
28	DB 0FFH,0E8H,0FFH,0E9H,0FFH,0EAH,0FFH,0EBH,0FFH,0ECH,0FFH,0EDH,0FFH,0EEH,0FFH,0EFH ; DIP19
29	DB 0FFH,0F0H,0FFH,0F1H,0FFH,0F2H,0FFH,0F3H,0FFH,0F4H,0FFH,0F5H,0FFH,0F6H,0FFH,0F7H ; DIP20
30	DB 0FFH,0F8H,0FFH,0F9H,0FFH,0FAH,0FFH,0FBH,0FFH,0FCH,0FFH,0FDH,0FFH,0FEH,0FFH,0FEH ; DIP21

Código A.12: Tabla valores de Frecuencia señal senoidal.

A.4.3. Forma de onda senoidal

```

1 ;=====
2 ; TABLA SENOIDAL - 256 MUESTRAS
3 ;=====
4 ; 8 bits (0-255) centrado en 128
5 ; 256 muestras --> frecuencia = f_muestreo / 256
6 ; 127.5 * sin(2*pi*n/256) + 127.5
7 ;=====
8
9 TABLA_SENO :
10     DB 7FH, 82H, 85H, 88H, 8CH, 8FH, 92H, 95H, 98H, 9BH
11     DB 9EH, 0A1H, 0A4H, 0A7H, 0AAH, 0ADH, 0B0H, 0B3H, 0B6H, 0B9H
12     DB 0BBH, 0BEH, 0C1H, 0C3H, 0C6H, 0C9H, 0CBH, 0CEH, 0D0H, 0D3H
13     DB 0D5H, 0D7H, 0D9H, 0DCH, 0DEH, 0E0H, 0E2H, 0E4H, 0E6H, 0E8H
14     DB 0E9H, 0EBH, 0EDH, 0EEH, 0F0H, 0F1H, 0F2H, 0F4H, 0F5H, 0F6H
15     DB 0F7H, 0F8H, 0F9H, 0FAH, 0FBH, 0FCH, 0FCH, 0FDH, 0FDH, 0FEH
16     DB 0FEH, 0FEH, 0FEH, 0FEH, 0FEH, 0FEH, 0FEH, 0FEH, 0FEH, 0FDH
17     DB 0FDH, 0FCH, 0FCH, 0FBH, 0FAH, 0FAH, 0F9H, 0F8H, 0F7H, 0F6H
18     DB 0F4H, 0F3H, 0F2H, 0F0H, 0EFH, 0EDH, 0ECH, 0EAH, 0E8H, 0E7H
19     DB 0E5H, 0E3H, 0E1H, 0DFH, 0DDH, 0DBH, 0D8H, 0D6H, 0D4H, 0D1H
20     DB 0CFH, 0CCH, 0CAH, 0C7H, 0C5H, 0C2H, 0BFH, 0BDH, 0BAH, 0B7H
21     DB 0B4H, 0B1H, 0AFH, 0ACH, 0A9H, 0A6H, 0A3H, 0A0H, 09DH, 09AH
22     DB 096H, 093H, 090H, 08DH, 08AH, 087H, 084H, 081H, 07DH, 07AH
23     DB 077H, 074H, 071H, 06EH, 06BH, 068H, 064H, 061H, 05EH, 05BH
24     DB 058H, 055H, 052H, 04FH, 04DH, 04AH, 047H, 044H, 041H, 03FH
25     DB 03CH, 039H, 037H, 034H, 032H, 02FH, 02DH, 02AH, 028H, 026H
26     DB 023H, 021H, 01FH, 01DH, 01BH, 019H, 017H, 016H, 014H, 012H
27     DB 011H, 00FH, 00EH, 00CH, 00BH, 00AH, 008H, 007H, 006H, 005H
28     DB 004H, 004H, 003H, 002H, 002H, 001H, 001H, 000H, 000H, 000H
29     DB 000H, 000H, 000H, 000H, 000H, 000H, 000H, 001H, 001H, 002H
30     DB 002H, 003H, 004H, 005H, 006H, 007H, 008H, 009H, 00AH, 00CH
31     DB 00DH, 00EH, 010H, 011H, 013H, 015H, 016H, 018H, 01AH, 01CH
32     DB 01EH, 020H, 022H, 025H, 027H, 029H, 02BH, 02EH, 030H, 033H
33     DB 035H, 038H, 03BH, 03DH, 040H, 043H, 045H, 048H, 04BH, 04EH
34     DB 051H, 054H, 057H, 05AH, 05DH, 060H, 063H, 066H, 069H, 06CH
35     DB 06FH, 072H, 076H, 079H, 07CH, 07FH
36
37     END
    
```

Código A.13: Tabla datos señal senoidal

Apéndice B

Tablas

B.1. Datos señal senoidal digital.

Tabla B.1: Datos LUT señal senoidal

127	130	133	136	140	143	146	149	152	155	158	161	164	167	170	173
176	179	182	185	187	190	193	195	198	201	203	206	208	211	213	215
217	220	222	224	226	228	230	232	233	235	237	238	240	241	242	244
245	246	247	248	249	250	251	252	252	253	253	254	254	254	254	254
254	254	254	254	254	254	253	253	252	252	251	250	250	249	248	247
246	244	243	242	240	239	237	236	234	232	231	229	227	225	223	221
219	216	214	212	209	207	204	202	199	197	194	191	189	186	183	180
177	175	172	169	166	163	160	157	154	150	147	144	141	138	135	132
129	125	122	119	116	113	110	107	104	100	97	94	91	88	85	82
79	77	74	71	68	65	63	60	57	55	52	50	47	45	42	40
38	35	33	31	29	27	25	23	22	20	18	17	15	14	12	11
10	8	7	6	5	4	4	3	2	2	1	1	0	0	0	0
0	0	0	0	0	0	1	1	2	2	3	4	5	6	7	8
9	10	12	13	14	16	17	19	21	22	24	26	28	30	32	34
37	39	41	43	46	48	51	53	56	59	61	64	67	69	72	75
81	84	87	90	93	96	99	102	105	108	111	114	118	121	124	127

B.2. Datos tiempo activación bobinas.

Tabla B.2: Tabla umbrales de tiempo para activación de bobinas.

Lectura DIP	Tiempo (s)	Contador_50ms	UMBRAL_MUX_H	UMBRAL_MUX_L
00000	5	100	0x00	0x64
00001	10	200	0x00	0xC8
00010	15	300	0x01	0x2C
00011	20	400	0x01	0x90
00100	25	500	0x01	0xF4
00101	30	600	0x02	0x58
00110	35	700	0x02	0xBC
00111	40	800	0x03	0x20
01000	45	900	0x03	0x84
01001	50	1000	0x03	0xE8
01010	55	1100	0x04	0x4C
01011	60	1200	0x04	0xB0
01100	90	1800	0x07	0x08
01101	120	2400	0x09	0x60
01110	150	3000	0x0B	0xB8
01111	180	3600	0x0E	0x10
10000	210	4200	0x10	0x68
10001	240	4800	0x12	0xC0
10010	300	6000	0x17	0x70
10011	360	7200	0x1C	0x20
10100	420	8400	0x20	0xD0
10101	480	9600	0x25	0x80
10110	540	10800	0x2A	0x30
10111	600	12000	0x2E	0xE0
11000	900	18000	0x46	0x50
11001	1200	24000	0x5D	0xC0
11010	1500	30000	0x75	0x30
11011	1800	36000	0x8C	0xA0
11100	2100	42000	0xA4	0x10
11101	2400	48000	0xBB	0x80
11110	2700	54000	0xD2	0xF0
11111	3000	60000	0xEA	0x60

B.3. Valores frecuencia senoidal.

Tabla B.3: Frecuencias[Hz] teóricas por canal y configuración Switch DIP.

Switch DIP	Canal 0	Canal 1	Canal 2	Canal 3	Canal 4	Canal 5	Canal 6	Canal 7
00000	1	2	3	4	5	6	7	8
00001	9	10	11	12	13	14	15	16
00010	17	18	19	20	21	22	23	24
00011	25	26	27	28	29	30	31	32
00100	33	34	35	36	37	38	39	40
00101	41	42	43	44	45	46	47	48
00110	49	50	51	52	53	54	55	56
00111	57	58	59	60	61	62	63	64
01000	65	66	67	68	69	70	71	72
01001	73	74	75	76	77	78	79	80
01010	81	82	83	84	85	86	87	88
01011	89	90	91	92	93	94	95	96-97
01100	98	99	100	101-102	103	104	105-106	107
01101	108-109	110	111-112	113-114	115	116-117	118-119	120-121
01110	122-123	124	125-127	128-129	130-131	132-133	134-135	136-138
01111	139-140	141-143	144-146	147-148	149-151	152-154	155-157	158-161
10000	162-164	165-168	169-171	172-175	176-179	180-183	184-188	189-192
10001	193-197	198-202	203-208	209-214	215-220	221-226	227-233	234-240
10010	241-248	249-256	257-264	265-274	275-284	285-294	295-306	307-318
10011	319-332	333-347	348-363	364-381	382-400	401-422	423-446	447-473
10100	474-504	505-538	539-578	579-624	625-679	680-744	745-822	823-919
10101	920-1041	1042-1201	1202-1420	1421-1736	1737-2232	2233-3124	3125-5000	3125-5000

B.4. Valores de recarga frecuencia senoidal.

Tabla B.4: Valores recarga TIMER1 según frecuencia.

Switch DIP (bin)	Canal 0 (Hex)	Canal 1 (Hex)	Canal 2 (Hex)	Canal 3 (Hex)	Canal 4 (Hex)	Canal 5 (Hex)	Canal 6 (Hex)	Canal 7 (Hex)
0	E17C	F0BE	F5D4	F85F	F9E6	FAEA	FBA4	FC2F
1	FC9C	FCF3	FD3A	FD75	FDA7	FDD2	FDF7	FE18
10	FE34	FE4E	FE65	FE79	FE8C	FE9D	FEAC	FEBA
11	FEC8	FED4	FEDF	FEE9	FEF3	FEFC	FF04	FF0C
100	FF13	FF1A	FF21	FF27	FF2D	FF32	FF38	FF3D
101	FF41	FF46	FF4A	FF4E	FF52	FF56	FF5A	FF5D
110	FF61	FF64	FF67	FF6A	FF6D	FF6F	FF72	FF74
111	FF77	FF79	FF7C	FF7E	FF80	FF82	FF84	FF86
1000	FF88	FF8A	FF8B	FF8D	FF8F	FF90	FF92	FF93
1001	FF95	FF96	FF98	FF99	FF9B	FF9C	FF9D	FF9E
1010	FFA0	FFA1	FFA2	FFA3	FFA4	FFA5	FFA6	FFA7
1011	FFA8	FFA9	FFAA	FFAB	FFAC	FFAD	FFAE	FFAF
1100	FFB0	FFB1	FFB2	FFB3	FFB4	FFB5	FFB6	FFB7
1101	FFB8	FFB9	FFBA	FFBB	FFBC	FFBD	FFBE	FFBF
1110	FFC0	FFC1	FFC2	FFC3	FFC4	FFC5	FFC6	FFC7
1111	FFC8	FFC9	FFCA	FFCB	FFCC	FFCD	FFCE	FFCF
10000	FFD0	FFD1	FFD2	FFD3	FFD4	FFD5	FFD6	FFD7
10001	FFD8	FFD9	FFDA	FFDB	FFDC	FFDD	FFDE	FFDF
10010	FFE0	FFE1	FFE2	FFE3	FFE4	FFE5	FFE6	FFE7
10011	FFE8	FFE9	FFEA	FFEB	FFEC	FFED	FFEE	FFEF
10100	FFF0	FFF1	FFF2	FFF3	FFF4	FFF5	FFF6	FFF7
10101	FFF8	FFF9	FFFA	FFFB	FFFC	FFFD	FFFE	FFFF

B.4.1. Valores recarga parte alta

Tabla B.5: Parte alta hexadecimal según configuración DIP

DIP	canal 0	canal 1	canal 2	canal 3	canal 4	canal 5	canal 6	canal 7
00000	E1	F0	F5	F8	F9	FA	FB	FC
00001	FC	FC	FD	FD	FD	FD	FD	FE
00010	FE	FE	FE	FE	FE	FE	FE	FE
00011	FE	FE	FE	FE	FE	FE	FF	FF
00100	FF	FF	FF	FF	FF	FF	FF	FF
00101	FF	FF	FF	FF	FF	FF	FF	FF
00110	FF	FF	FF	FF	FF	FF	FF	FF
00111	FF	FF	FF	FF	FF	FF	FF	FF
01000	FF	FF	FF	FF	FF	FF	FF	FF
01001	FF	FF	FF	FF	FF	FF	FF	FF
01010	FF	FF	FF	FF	FF	FF	FF	FF
01011	FF	FF	FF	FF	FF	FF	FF	FF
01100	FF	FF	FF	FF	FF	FF	FF	FF
01101	FF	FF	FF	FF	FF	FF	FF	FF
01110	FF	FF	FF	FF	FF	FF	FF	FF
01111	FF	FF	FF	FF	FF	FF	FF	FF
10000	FF	FF	FF	FF	FF	FF	FF	FF
10001	FF	FF	FF	FF	FF	FF	FF	FF
10010	FF	FF	FF	FF	FF	FF	FF	FF
10011	FF	FF	FF	FF	FF	FF	FF	FF
10100	FF	FF	FF	FF	FF	FF	FF	FF
10101	FF	FF	FF	FF	FF	FF	FF	FF

B.4.2. Valores recarga parte baja

Tabla B.6: Parte baja hexadecimal según configuración DIP

DIP	canal 0	canal 1	canal 2	canal 3	canal 4	canal 5	canal 6	canal 7
00000	7C	BE	D4	5F	E6	EA	A4	2F
00001	9C	F3	3A	75	A7	D2	F7	18
00010	34	4E	65	79	8C	9D	AC	BA
00011	C8	D4	DF	E9	F3	FC	04	0C
00100	13	1A	21	27	2D	32	38	3D
00101	41	46	4A	4E	52	56	5A	5D
00110	61	64	67	6A	6D	6F	72	74
00111	77	79	7C	7E	80	82	84	86
01000	88	8A	8B	8D	8F	90	92	93
01001	95	96	98	99	9B	9C	9D	9E
01010	A0	A1	A2	A3	A4	A5	A6	A7
01011	A8	A9	AA	AB	AC	AD	AE	AF
01100	B0	B1	B2	B3	B4	B5	B6	B7
01101	B8	B9	BA	BB	BC	BD	BE	BF
01110	C0	C1	C2	C3	C4	C5	C6	C7
01111	C8	C9	CA	CB	CC	CD	CE	CF
10000	D0	D1	D2	D3	D4	D5	D6	D7
10001	D8	D9	DA	DB	DC	DD	DE	DF
10010	E0	E1	E2	E3	E4	E5	E6	E7
10011	E8	E9	EA	EB	EC	ED	EE	EF
10100	F0	F1	F2	F3	F4	F5	F6	F7
10101	F8	F9	FA	FB	FC	FD	FE	FE

B.5. Glosario Instrucciones Assembler

MOV Mover datos entre registros, memoria o constantes

SETB/CLR Establecer/limpiar un bit específico

ACALL Llamada a subrutina dentro de la misma página de 2KB

RET Retorno de subrutina

LJMP Salto largo a cualquier dirección de memoria.

RETI Retorno de interrupción

CJNE Comparar y saltar si no es igual

INC/DEC Incrementar/decrementar

ADD/ADDC Suma con/sin acarreo

MUL/DIV Multiplicación/división

SJMP Salto relativo dentro de un rango de ± 128 bytes desde la posición actual.

RR Rota los bits del acumulador hacia la derecha.

PUSH Guarda el contenido de un registro en la pila.

POP Extrae un dato de la pila y lo almacena en el registro indicado.

ORL Realiza una operación OR entre operandos.

ORG Directiva que indica la dirección de memoria de programa donde se ubicará el código siguiente.

JB Salta a la etiqueta especificada si el bit indicado está en valor lógico 1.

JNB Salta si el bit indicado está en 0.

DPTR Registro de 16 bits usado para direccionamiento de memoria .

DB Directiva del ensamblador que define datos de 8 bits en memoria de programa.